0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

一文詳解Xilinx高速收發(fā)器Serdes

Hx ? 作者:工程師陳翠 ? 2018-06-26 03:08 ? 次閱讀

一、為什么要用Serdes

傳統(tǒng)的源同步傳輸,時(shí)鐘和數(shù)據(jù)分離。在速率比較低時(shí)(《1000M),沒有問(wèn)題。

一文詳解Xilinx高速收發(fā)器Serdes

在速率越來(lái)越高時(shí),這樣會(huì)有問(wèn)題

一文詳解Xilinx高速收發(fā)器Serdes

由于傳輸線的時(shí)延不一致和抖動(dòng)存在,接收端不能正確的采樣數(shù)據(jù),對(duì)不準(zhǔn)眼圖中點(diǎn)。然后就想到了從數(shù)據(jù)里面恢復(fù)出時(shí)鐘去采樣數(shù)據(jù),即CDR

一文詳解Xilinx高速收發(fā)器Serdes

這樣就不存在延遲不一致的情況,有輕微的抖動(dòng)也不會(huì)影響采樣(恢復(fù)的時(shí)鐘會(huì)隨著數(shù)據(jù)一起抖動(dòng))。

二 、為什么要用8b10b,64b66b?

1 提供足夠的跳變來(lái)恢復(fù)時(shí)鐘

一文詳解Xilinx高速收發(fā)器Serdes

這樣還有問(wèn)題,收發(fā)兩端必須共地,但往往很難實(shí)現(xiàn)。

一文詳解Xilinx高速收發(fā)器Serdes

于是采樣差分信號(hào)傳輸,為了防止共模電壓在接收端導(dǎo)致電流過(guò)大,使用電流驅(qū)動(dòng)模式??吹浇邮斩擞?a href="http://ttokpm.com/tags/電容/" target="_blank">電容進(jìn)行交流耦合,隔直流。這樣又帶來(lái)一個(gè)問(wèn)題,需要DC平衡。所以有了下面另一個(gè)原因。

2 DC平衡,即0和1的數(shù)量要相等。

一文詳解Xilinx高速收發(fā)器Serdes

3 run length,0和1連續(xù)出現(xiàn)的最大長(zhǎng)度

AGC自動(dòng)增益控制需要交流分量才能實(shí)現(xiàn)放大

一文詳解Xilinx高速收發(fā)器Serdes

4 comma碼,K碼

在serdes上面的高速串行流在接收端需要重新串并轉(zhuǎn)化成多字并行,怎么找到字的邊界進(jìn)行對(duì)齊呢?

這就需要一個(gè)特殊的序列,這就是comma碼。

傳輸過(guò)程中需要的一些控制,最好不要和數(shù)據(jù)沖突了,這就是K碼。

基于以上四個(gè)原因,就有了8b10b,64b66b的出現(xiàn)。

三 、8b10b編碼

8b10b編碼一句話概括起來(lái)就是把8bit的數(shù)據(jù)變成10bit的數(shù)據(jù),其中所有1或0的個(gè)數(shù)不會(huì)超過(guò)6個(gè),并且連續(xù)的1或0的個(gè)數(shù)不會(huì)超過(guò)4個(gè)。這樣原本1024的漢明空間編碼后就大大減小了。其中有256個(gè)data碼和12K碼控制碼。這樣數(shù)據(jù)和控制碼不會(huì)重合。

一文詳解Xilinx高速收發(fā)器Serdes

其中K28.1,K28.5,K28.7可以作為分隔碼,也叫comma碼,用于接收端在串行的數(shù)據(jù)流中找到字節(jié)邊界。常用的K28.5即0xBC。因?yàn)檎鬏數(shù)臄?shù)據(jù)也可能有0xBC,怎么區(qū)分呢?是有一根單獨(dú)的控制線,tx_is_K在傳輸K碼時(shí)拉高,在傳數(shù)據(jù)時(shí)拉低,去控制8b10b的編碼模塊到底是編碼成數(shù)據(jù)還是控制K碼。

四、Xilinx Serdes的幾個(gè)細(xì)節(jié)

1.COMMA碼使用

K28.5,0xBC,+0101_111100,-1010_000011; 為檢測(cè)字節(jié)分割。

使用其它K碼,作為幀開始,幀結(jié)束,時(shí)鐘修正和數(shù)據(jù)對(duì)齊。

2.多字節(jié)處理

在數(shù)據(jù)率比較高的時(shí)候,外部位寬可能是2字(16位)或者4字(32位)。這是如果收發(fā)雙方不約定好在高低哪個(gè)字發(fā)送comma碼,這時(shí)是可以檢測(cè)字邊界,但接收端就會(huì)出現(xiàn)高低字節(jié)翻轉(zhuǎn)的情況。在任意對(duì)于單COMMA的數(shù)據(jù)對(duì)齊,選擇偶數(shù)字節(jié)對(duì)齊。發(fā)送的時(shí)候 0x5ABC-》2’b01。

一文詳解Xilinx高速收發(fā)器Serdes

也可以選擇發(fā)送組合的comma碼,就是把NP的comma拼接起來(lái)發(fā)送,這樣接收端就檢測(cè)16bit的雙字邊界。也可以避免上面的情況出現(xiàn)。發(fā)送的時(shí)候0xBCBC-》2’b11

一文詳解Xilinx高速收發(fā)器Serdes

注意:decode valid comma only不要選,因?yàn)檫€可能發(fā)送其他的K碼用于控制。反正8b10b是用的收發(fā)器硬核的資源,不用白不用。

3、環(huán)回設(shè)置:

1.“000”:正常模式

2.“001”:近端PCS環(huán)回

3.“010”:近端PMA環(huán)回

4.“100”:遠(yuǎn)端PMA環(huán)回

5.“110”:遠(yuǎn)端PCS環(huán)回

注意Xilinx例化的example的文件中配置的環(huán)回是預(yù)留環(huán)回接口的意思,仍然需要另外手動(dòng)配置。

4、fsm_down狀態(tài)機(jī)

一文詳解Xilinx高速收發(fā)器Serdes

在Monitor Data_Valid模塊,是用的frame_check的正確的信號(hào),校驗(yàn)失敗會(huì)導(dǎo)致復(fù)位GTrxreset??梢圆挥眠@個(gè)反饋,直接置1。需要手動(dòng)改一下。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 收發(fā)器
    +關(guān)注

    關(guān)注

    10

    文章

    3339

    瀏覽量

    105549
  • Xilinx
    +關(guān)注

    關(guān)注

    70

    文章

    2137

    瀏覽量

    120407
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    FPGA設(shè)計(jì)之GTP、GTX、GTH以及GTZ四種串行高速收發(fā)器

    xilinx的7系列FPGA根據(jù)不同的器件類型,集成了GTP、GTX、GTH以及GTZ四種串行高速收發(fā)器,四種收發(fā)器主要區(qū)別是支持的線速率不同,圖
    的頭像 發(fā)表于 11-20 12:08 ?1.9w次閱讀
    FPGA設(shè)計(jì)之GTP、GTX、GTH以及GTZ四種串行<b class='flag-5'>高速</b><b class='flag-5'>收發(fā)器</b>

    詳解Xilinx GTX/GTH及2D eye scan的基本原理

    本文介紹Xilinx GT的些概念,對(duì)GT沒有概念但是有時(shí)間的童鞋推薦先看下此文(Xilinx 7系列FPGA 高速
    的頭像 發(fā)表于 12-15 15:54 ?9791次閱讀

    FPGA高速收發(fā)器設(shè)計(jì)要遵循哪些原則?

    高速收發(fā)器(SERDES)的運(yùn)用范圍十分廣泛,包括通訊、計(jì)算機(jī)、工業(yè)和儲(chǔ)存,以及必須在芯片與芯片/模塊之間、或在背板/電纜上傳輸大量數(shù)據(jù)的系統(tǒng)。但普通高速
    發(fā)表于 08-07 06:26

    XILINX收發(fā)器問(wèn)題的解決

    不是表格指示。它可以是幾個(gè)字符,或突然爆發(fā)。這是我第次使用Xilinx收發(fā)器,并希望有人遇到類似的問(wèn)題,并指出我正確的方向?qū)е铝诉@問(wèn)題。
    發(fā)表于 05-05 11:39

    FPGA高速收發(fā)器的設(shè)計(jì)原則有哪些?

    FPGA高速收發(fā)器設(shè)計(jì)原則高速FPGA設(shè)計(jì)收發(fā)器選擇需要考慮的因素
    發(fā)表于 04-09 06:53

    介紹Xilinx 7系列FPGA收發(fā)器硬件設(shè)計(jì)主要注意的些問(wèn)題

    引言:本文我們介紹Xilinx 7系列FPGA收發(fā)器硬件設(shè)計(jì)主要注意的些問(wèn)題,指導(dǎo)硬件設(shè)計(jì)人員進(jìn)行原理圖及PCB設(shè)計(jì)。本文介紹以下內(nèi)容:GTX/GTH收發(fā)器管腳概述GTX/GTH
    發(fā)表于 11-11 07:42

    FPGA高速收發(fā)器設(shè)計(jì)原則

    FPGA高速收發(fā)器設(shè)計(jì)原則 高速收發(fā)器(SERDES)的運(yùn)用范圍十分廣泛, 包括通訊、計(jì)算機(jī)、工業(yè)和儲(chǔ)存,以及必須在芯片與
    發(fā)表于 04-07 22:26 ?1033次閱讀

    基于SERDES收發(fā)器和CPRI的電信系統(tǒng)低延遲變化設(shè)計(jì)

      本文討論利用帶嵌入式SERDES收發(fā)器和CPRI鏈路IP內(nèi)核的低成本FPGA,來(lái)實(shí)現(xiàn)電信
    發(fā)表于 10-09 16:48 ?1251次閱讀
    基于<b class='flag-5'>SERDES</b><b class='flag-5'>收發(fā)器</b>和CPRI的電信系統(tǒng)低延遲變化設(shè)計(jì)

    說(shuō)說(shuō)賽靈思(Xilinx )的FPGA 高速串行收發(fā)器

    賽靈思(Xilinx)公司FPGA器件的高速串行收發(fā)器類別如下
    發(fā)表于 02-11 11:11 ?6140次閱讀
    說(shuō)說(shuō)賽靈思(<b class='flag-5'>Xilinx</b> )的FPGA <b class='flag-5'>高速</b>串行<b class='flag-5'>收發(fā)器</b>

    Xilinx 7系列GTH收發(fā)器運(yùn)行演示

    首次演示新型Xilinx 7系列GTH收發(fā)器,通過(guò)背板以13.1 Gb / s的速度運(yùn)行。
    的頭像 發(fā)表于 01-03 13:25 ?4257次閱讀

    Xilinx 58Gb/s PAM4收發(fā)器的演示

    該演示展示了Xilinx SERDES開發(fā)的最新成果,首次公開展示了Xilinx 58Gb / s PAM4收發(fā)器
    的頭像 發(fā)表于 11-29 06:21 ?2246次閱讀

    關(guān)于高速串行收發(fā)器的重要概念和注意事項(xiàng)

    此篇文章深入淺出介紹了關(guān)于高速串行收發(fā)器的幾個(gè)重要概念和注意事項(xiàng),為方便知識(shí)點(diǎn)復(fù)習(xí)總結(jié)和后續(xù)查閱特此轉(zhuǎn)載,原文標(biāo)題及鏈接為:xilinx 高速收發(fā)器
    的頭像 發(fā)表于 08-10 09:12 ?2820次閱讀
    關(guān)于<b class='flag-5'>高速</b>串行<b class='flag-5'>收發(fā)器</b>的重要概念和注意事項(xiàng)

    Xilinx 7系列FPGA收發(fā)器架構(gòu)之硬件設(shè)計(jì)指導(dǎo)(

    引言:本文我們介紹Xilinx 7系列FPGA收發(fā)器硬件設(shè)計(jì)主要注意的些問(wèn)題,指導(dǎo)硬件設(shè)計(jì)人員進(jìn)行原理圖及PCB設(shè)計(jì)。本文介紹以下內(nèi)容:GTX/GTH收發(fā)器管腳概述 GTX/GTH
    發(fā)表于 11-06 19:51 ?35次下載
    <b class='flag-5'>Xilinx</b> 7系列FPGA<b class='flag-5'>收發(fā)器</b>架構(gòu)之硬件設(shè)計(jì)指導(dǎo)(<b class='flag-5'>一</b>)

    介紹種采用光SerDes而非電SerDes高速收發(fā)器

    同時(shí)介紹種采用光電集成技術(shù)的,即采用光SerDes而非電SerDes高速收發(fā)器。
    的頭像 發(fā)表于 04-01 09:28 ?1417次閱讀

    SERDES關(guān)鍵技術(shù)

    Xilinx公司的許多FPGA已經(jīng)內(nèi)置了個(gè)或多個(gè)MGT(Multi-Gigabit Transceiver)收發(fā)器,也叫做SERDES(Multi-Gigabit Serialize
    的頭像 發(fā)表于 07-29 16:47 ?821次閱讀
    <b class='flag-5'>SERDES</b>關(guān)鍵技術(shù)