UltraSoC 和 Lauterbach 就RISC-V展開合作

英國劍橋和德國Hoehenkirchen-Siegertsbrunn - 2018年2月 —日前，UltraSoC和Lauterbach宣布擴展其協(xié)同提供的通用系統(tǒng)級芯片（SoC）開發(fā)和調(diào)試環(huán)境，將增加對RISC-V開源處理器架構(gòu)提供的支持。將RISC-V納入到產(chǎn)品組合中承續(xù)了兩家公司的承諾，即致力于支持業(yè)界所用的所有主要處理器架構(gòu)，并為采用了多家供應(yīng)商的不同CPU的異構(gòu)系統(tǒng)設(shè)計人員提供最佳的開發(fā)工具。

UltraSoC最近成為了第一家宣布對RISC-V架構(gòu)處理器提供跟蹤解決方案的公司。將其與Lauterbach的 TRACE32套件結(jié)合起來，可以讓RISC-V開發(fā)人員獲得強大的調(diào)試、跟蹤和邏輯分析工具，以加快開發(fā)速度并創(chuàng)造出整體質(zhì)量更佳的成果。

“各種異構(gòu)架構(gòu)的應(yīng)用正在快速增長，而RISC-V的興起則表明設(shè)計師們比以往任何時候都不希望在架構(gòu)選擇上受到限制。” Lauterbach總經(jīng)理Stephan Lauterbach表示。“我們與UltraSoC的現(xiàn)有合作展示了將我們各自提供的、獨立于供應(yīng)商的開發(fā)工具結(jié)合在一起后的力量 —— 讓我們的客戶有能力去對其芯片中使用的IP及開發(fā)調(diào)試環(huán)境都可以做出選擇?！?/p>

UltraSoC首席執(zhí)行官Rupert Baines補充道：“在整個行業(yè)中，人們對于新興的RISC-V作為一種開源處理器表現(xiàn)出了越來越濃的興趣。這在異構(gòu)多核架構(gòu)中尤其重要：工程師們都希望選擇可‘混合’和‘匹配’的內(nèi)核，并為每種應(yīng)用自由地選擇最佳設(shè)計。許多開發(fā)工具都與某一家供應(yīng)商綁定，或者只在一個狹窄的范圍內(nèi)工作。Lauterbach和UltraSoC分享了其在工具上的一個愿景，這些工具支持工程師去完成一個系統(tǒng)的所有部分，并始終支持所有的架構(gòu)。”

TRACE32是一組包含各種集成化調(diào)試環(huán)境的模塊化開發(fā)工具，它支持所有通用嵌入式微處理器架構(gòu)，并擁有調(diào)試、跟蹤和邏輯分析功能。

UltraSoC通過在SoC中嵌入監(jiān)測和分析硬件，以加速開發(fā)、降低成本并產(chǎn)出更佳性能的產(chǎn)品。這種嵌入式、覆蓋全系統(tǒng)的智能技術(shù)是非侵擾性的，并以線速執(zhí)行。將Lauterbach的TRACE32和UltraSoC的嵌入式IP結(jié)合在一起，可讓設(shè)計團隊能夠完全可見其器件在現(xiàn)實世界中的行為 —— 這對加速開發(fā)過程至關(guān)重要，尤其可簡化復(fù)雜的調(diào)試過程，這一過程在一款典型SoC的全部開發(fā)工作中將消耗高達一半的工作時間。

UltraSoC和Lauterbach都是RISC-V基金會的活躍成員，并且在日益成長的RISC-V生態(tài)系統(tǒng)中均有上佳記錄。在2017年10月，Lauterbach宣布其TRACE32工具集可為SiFive的E31和E51 RISC-V內(nèi)核IP提供調(diào)試功能。同樣在2017年，UltraSoC開發(fā)了一個處理器跟蹤規(guī)范，并將其作為開源規(guī)范的一部分提供給RISC-V基金會采用。今年1月，UltraSoC宣布其用于32或64位設(shè)計的 RISC-V跟蹤編碼器解決方案的全面上市。

UltraSoC 和Lauterbach將在“2018世界嵌入式大會”（Embedded World 2018，德國紐倫堡，2月27日 – 3月1日）上展出其解決方案。

? Lauterbach展位號為4號廳210展位。

? UltraSoC將在RISC-V基金會展位上參展，展位號為3A廳419展位。

? UltraSoC的首席執(zhí)行官Rupert Baines將于2月27日（周二）上午10點發(fā)表演講。這場演講將成為展會RISC-V課程的一部分，該課程是大會主會議中為期一天的、專注于RISC-V的討論和報告。