串行總線的8b/10b編碼

為了提高串行數(shù)據(jù)傳輸?shù)目煽啃裕F(xiàn)在很多更高速率的數(shù)字接口采用的是對數(shù)據(jù)進行編碼后再做并串轉換的方式。編碼的方式有很多，如8b/9b編碼、8b/10b編碼、64b/66b編碼、128b/130b編碼等，下面我們以最流行的ANSI 8b/10b編碼為例進行一下介紹。

在ANSI 8b/10b編碼方式中，8比特的數(shù)據(jù)先通過相應的編碼規(guī)則轉換成10比特的數(shù)據(jù)，然后再進行并串轉換；接收端收到信號后先把串行數(shù)據(jù)進行串并轉換得到10比特的數(shù)據(jù)，然后再通過10比特到8比特的解碼得到原始傳輸?shù)?比特數(shù)據(jù)。因此，如果發(fā)送端并行側的數(shù)據(jù)速率是8bit*100Mb/s，通過8b/10b編碼和并串轉換后的串行側的數(shù)據(jù)速率就是1bit*1Gb/s。8b/10b編碼方法最早由IBM發(fā)明，后來成為ANSI標準的一部分（ANSI X3.230-1994, clause 11），并在通信和計算機總線上廣泛應用。

數(shù)據(jù)經過8b/10b編碼后有幾個最大的好處：

有足夠多的跳變沿，可以從數(shù)據(jù)里進行時鐘恢復。正常傳輸?shù)臄?shù)據(jù)里可能會有比較長的連續(xù)的0或者連續(xù)的1，而進行完8b/10b編碼后，其編碼規(guī)則保證了編碼后的數(shù)據(jù)流里不會出現(xiàn)超過5個的連續(xù)的0或1，信號里會出現(xiàn)足夠多的跳變沿，因此可以采樣嵌入式的時鐘方式，即接收端可以從數(shù)據(jù)流里用PLL電路直接恢復時鐘，不需要專門的時鐘傳輸通道。

直流平衡，可以采用AC耦合方式。經過編碼后數(shù)據(jù)里不會出現(xiàn)連續(xù)的0或者1了，但是還是有可能在某個時間段內0或者1的數(shù)量偏多一些。從上面的編碼表中我們可以看到同一個Byte對應有正、負兩組10bit的編碼，一個編碼里1的數(shù)量多一些，另一個編碼里0的數(shù)量多一些。數(shù)據(jù)在對當前的Byte進行8b/10b編碼傳輸時，會根據(jù)前面歷史傳輸?shù)臄?shù)據(jù)中正負bit的數(shù)量來選擇使用哪一組編碼，從而可以保證總線上正負bit的數(shù)量在任何時刻基本都是平衡的，也就是直流點不會發(fā)生大的變化。直流點平衡以后，在信號傳輸?shù)穆窂缴衔覀兙涂梢圆捎肁C耦合方式（最常用的方法是在發(fā)送端或接收端串接隔直電容），這樣信號對于收發(fā)端的地電平變化和共模噪聲的抵抗能力進一步增強，可以傳輸更遠的距離。采用AC耦合方式的另一個好處是收發(fā)端在做互連時不用太考慮直流偏置點的互相影響，互連變得非常簡單，對于熱插拔的支持能力也更好。

有利于信號校驗。很多高速信號在做傳輸時為了保證傳輸?shù)目煽啃砸獙邮盏降男盘栠M行檢查以確認收到的信號是否正確。在8b/10bit編碼表里，原始的8bit數(shù)據(jù)總共有256個組合，即使考慮到每個Byte有正負兩個10bit編碼也只需要用到512個10bit的組合。而10bit的數(shù)據(jù)總共可以有1024個組合，因此有大約一半的10bit組合是無效的數(shù)據(jù)，接收端一旦收到這樣的無效組合就可以判決數(shù)據(jù)無效。另外，前面我們介紹過數(shù)據(jù)在傳輸過程中是要保證直流平衡的，一旦接收端收到的數(shù)據(jù)中發(fā)現(xiàn)違反直流平衡的規(guī)則，也可以判決數(shù)據(jù)無效。因此采用8b/10b編碼以后數(shù)據(jù)本身就可以提供一定的信號校驗功能。不過需要注意的是，這種校驗不是足夠可靠，因為理論上還是可能存在有幾個bit在傳輸中發(fā)生了錯誤但是結果仍然符合8b/10b編碼和規(guī)則和直流平衡原則。因此，很多使用8b/10b編碼的總線都還會在上層協(xié)議上再做相應的CRC校驗（循環(huán)冗余校驗）。

可以插入控制字符。在10bit數(shù)據(jù)可以表示的1024個組合中，除了512個組合用于對應原始的8bit數(shù)據(jù)以及一些不太好的組合（比如0b1100000000這樣信號里有太長的連續(xù)0或者1而且明顯0、1的數(shù)量不平衡）以外，還有一些很特殊的組合。這些特殊的組合可以用來在數(shù)據(jù)傳輸過程中做為控制字符插入。這些控制字符不對應特定的8bit數(shù)據(jù)，但是在有些總線應用里可以代表一些特殊的含義。比如K28.5碼型，其特殊的碼型組合可以幫助接收端更容易判別接收到的連續(xù)的10bit數(shù)據(jù)流的符號邊界，所以在一些總線的初始化階段或數(shù)據(jù)包的包頭都會進行發(fā)送。還有一些特殊的符號用于進行鏈路訓練、標記不同的數(shù)據(jù)包類型、進行收發(fā)端的時鐘速率匹配等。

綜上所述，要把并行的信號通過串行總線傳輸，一般需要對數(shù)據(jù)進行并串轉換。為了進一步減少傳輸線的數(shù)量和提高傳輸距離，很多高速數(shù)據(jù)總線采用嵌入式時鐘和8b/10b的數(shù)據(jù)編碼方式。8b/10b編碼由于直流平衡、支持AC耦合、可嵌入時鐘信息、抗共模干擾能力強、編解碼結構相對簡單等優(yōu)點，在很多高速的數(shù)字總線如FiberChannel、PCI-E、SATA、USB3.0、DisplayPort、XAUI、RapidIO等接口上得到廣泛應用。