FPGA對絕大多數(shù)的人來說相對有些陌生。經(jīng)常有朋友問我,你們成天搞的這個FPGA到底是什么東西。
我想很難用一兩句通俗易懂的語言解釋什么是FPGA,因為當今的FPGA已經(jīng)是一個非常復(fù)雜的系統(tǒng)了。打個比喻來說,對于熱愛樂高的人來說FPGA設(shè)計就像搭積木,對于愛涂鴉的我來說FPGA就像是一張精密的畫布。借助賽靈思這樣的FPGA廠商提供給設(shè)計師的易用的“畫筆”,有創(chuàng)意的設(shè)計師就能根據(jù)需求創(chuàng)作自己心儀的作品。
那么這張畫布有什么好處呢?且聽我 一 一 道來:
易用性:對“畫家”來說,F(xiàn)PGA令人生畏的地方,就是只有“硬件工程師使用”的硬件可編程模式。硬件描述語言雖然硬件發(fā)展了30多年,但是由于HDL是一種用形式化的語言描述極其復(fù)雜的數(shù)字系統(tǒng)的,抽象級別較低,因而大大提高了編程難度,限制了FPGA的推廣和普及。其次隨著系統(tǒng)級FPGA和片上系統(tǒng)(SoC)的出現(xiàn)和迅速發(fā)展,F(xiàn)PGA開發(fā)已不再單單只是一個模塊的“編程”工作。系統(tǒng)設(shè)計,軟硬件協(xié)同設(shè)計變得越來越重要,這也大大提高了“準入”門檻。
然而,“山窮水復(fù)疑無路,柳暗花明又一村” 覬覦 FPGA 的優(yōu)勢又苦于無法不會使用的軟件和系統(tǒng)工程師們, 現(xiàn)在可以再次把FPGA 開發(fā)提到日程上來了, 因為賽靈思在解決“易用性”問題上已經(jīng)邁出了幾大步,其中包括:
賽靈思2012年就發(fā)布了Vivado設(shè)計套件集成環(huán)境,大大簡化了FPGA 的開發(fā)流程,使畫家的畫筆更好用更易用。
HLS (High level Synthesis,高層次綜合)工具給“畫家”提供了新的畫筆——可以直接用抽象級別更高的c/c++進行硬件編程。
SDSoC(Software Defined SoC)顧名思義,軟件定義的SoC。它賦予了系統(tǒng)設(shè)計極高的靈活性,將設(shè)計靈活地在PS(ARM processor)/PL(可編程邏輯)進行分配。
System Generator作為matlab/simulink的插件,使算法仿真和FPGA設(shè)計進行bit級的無縫連接。
還有最近 賽靈思最近推出的又一力作Module Composer,極大地提高了算法仿真速度,并降低了在FPGA上實現(xiàn)復(fù)雜算法的門檻。
當然,賽靈思新的 CEO 在3月19日剛剛發(fā)布的ACAP (自適應(yīng)計算加速平臺)這個超越 FPGA 的新型產(chǎn)品,更是為 FPGA 在軟件和算法工程師中的普及描繪了一個美好的藍圖。
系統(tǒng)級:當今 FPGA 技術(shù)飛速發(fā)展,F(xiàn)PGA 早已經(jīng)不是只能做 glue logic(膠合邏輯)或者 I/O 連接的硬件電路的一部分了。FPGA 越來越成為開發(fā)各種應(yīng)用的系統(tǒng)中最核心的一部分了。除了PL(可編程邏輯),賽靈思還集成了 PS(ARM processor),以及各種高性能的硬核。2017年,我想業(yè)內(nèi)最爆炸的新聞莫過于“Xilinx公布了基于16nm工藝的Zynq UltraScale + RFSoC 產(chǎn)品系列”。Xilinx 將高性能的 ADC/DAC 集成在 FPGA 中,這就相當于賽靈思 FPGA 不僅提供了精密的畫布還提供了華美的邊框,用戶不再需要額外布置片外的 ADC/DAC 芯片和相應(yīng)的模擬電路,就可以在數(shù)字與模擬之間自由切換。這個創(chuàng)舉不僅在功耗/成本/面積上帶來巨大的優(yōu)勢,還給用戶(設(shè)計者)帶來了極大的方便。(FPGA工程師輕呼一口氣,終于可以扔掉惱人的 JESD 了)
功耗:如果對某個成熟的算法或者技術(shù),已經(jīng)有某種成熟的ASIC可以滿足需求,我就不建議考慮FPGA了。因為無論是價格還是功耗,F(xiàn)PGA都可能略遜一籌。但是對于那些喜歡與眾不同,喜歡用差異化甩開競爭對手, 并希望自己的設(shè)計能夠與時俱進、靈活應(yīng)變的企業(yè),F(xiàn)PGA就是你最佳的選擇。
隨著科技的飛速發(fā)展,技術(shù)的更新迭代,昨天成熟的技術(shù)今天可能就已經(jīng)過時了,這正是可重配置的“萬能”芯片F(xiàn)PGA 的時代。當然, 如前所述,當今的FPGA是一個片上的系統(tǒng),如果從整體系統(tǒng)的角度來看,F(xiàn)PGA在性能功耗比上無疑都有著巨大的優(yōu)勢。
總之,同十年前相比,F(xiàn)PGA的開發(fā)和使用的難度已經(jīng)大大降低了。賽靈思已經(jīng)不再滿足于只向用戶提供業(yè)界最領(lǐng)先的“畫布”,它還提供了一整套的生態(tài)環(huán)境和解決方案,力爭使設(shè)計者玩FPGA玩出樂高樂趣,玩出大師級畫家的精彩。 通過簡單的“插”“拔”,使用戶更容易的完成系統(tǒng)級的masterpiece。
-
dsp
+關(guān)注
關(guān)注
552文章
7959瀏覽量
347926 -
FPGA
+關(guān)注
關(guān)注
1625文章
21620瀏覽量
601239
發(fā)布評論請先 登錄
相關(guān)推薦
評論