0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于UltraScale+FPGA可編程邏輯DCI互連盒設(shè)計

YCqV_FPGA_EETre ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2018-04-08 08:43 ? 次閱讀

作者:Faisal Dada 和 Adam Taylor

隨著實施基于云的服務(wù)和機器到機器通信所產(chǎn)生的數(shù)據(jù)呈指數(shù)級增長,數(shù)據(jù)中心面臨重重挑戰(zhàn)。

這種增長毫無減緩態(tài)勢,有業(yè)界專家預(yù)測內(nèi)部數(shù)據(jù)中心機器對機器流量將會超出所有其他類型流量多個數(shù)量級。這種顯著增長給數(shù)據(jù)中心帶來三個主要挑戰(zhàn):

●數(shù)據(jù)速度– 接收與處理數(shù)據(jù)所需的時間增強了數(shù)據(jù)的接收和處理能力,實現(xiàn)高速傳輸。這使數(shù)據(jù)中心可支持近乎實時的性能。

●數(shù)據(jù)種類– 從圖像與視頻這樣的結(jié)構(gòu)化數(shù)據(jù)到傳感器與日志數(shù)據(jù)這樣的非結(jié)構(gòu)化數(shù)據(jù),可將不同格式的數(shù)據(jù)傳輸進來。

●數(shù)據(jù)量– 所有用戶提供的數(shù)據(jù)量。

對于眾多應(yīng)用來說,應(yīng)對這些挑戰(zhàn)需要數(shù)據(jù)中心之間的直接通信。例如,提供索引、分析、數(shù)據(jù)同步、備份與恢復(fù)服務(wù)。為支持?jǐn)?shù)據(jù)中心間的通信,需要使用非常大的數(shù)據(jù)管道,同時,用于在這些管道間傳輸數(shù)據(jù)的網(wǎng)絡(luò)通常稱為數(shù)據(jù)中心互連 (DCI)。

DCI 發(fā)揮著舉足輕重的作用,有助于數(shù)據(jù)中心部署規(guī)模擴展,支持更多數(shù)數(shù)據(jù)中心以在給定地理區(qū)域內(nèi)鋪開服務(wù)。當(dāng)然,隨著數(shù)據(jù)中心數(shù)量的增加,它們之間的互連程度也會隨之增強。

要想在數(shù)據(jù)中心內(nèi)實現(xiàn) DCI,既可使用專用接口盒,也可使用傳統(tǒng)的傳輸裝置。使用專用接口盒能在外部數(shù)據(jù)中心(線路側(cè))與數(shù)據(jù)中心內(nèi)部網(wǎng)絡(luò)(客戶側(cè))之間提供接口。

由于數(shù)據(jù)中心內(nèi)存有敏感信息,例如財務(wù)信息、健康信息以及其他業(yè)務(wù)的關(guān)鍵信息,因而數(shù)據(jù)安全性至關(guān)重要。安全漏洞會讓數(shù)據(jù)中心所有者喪失信心與信任并造成收入損失。最糟糕的是,如果安全漏洞十分顯著,還可能造成法律或監(jiān)管后果,從而影響運營。

因此,無論是在數(shù)據(jù)中心內(nèi)部還是在數(shù)據(jù)中心間的傳輸過程中,信息安全保障都是頭等大事。這就要求 DCI 實現(xiàn)方案能在數(shù)據(jù)進出數(shù)據(jù)中心時支持對數(shù)據(jù)進行加密或解密。

當(dāng)前的 DCI 實現(xiàn)方案采用以下技術(shù)之一:

●Bulk Layer 1 安全方案:利用類似于 AES256 的技術(shù)對整個內(nèi)容進行加密和認(rèn)證。這是目前為止最具成本效益的方式,能為大型點對點數(shù)據(jù)管道提供安全性。

●IEEE 802.1 AE 定義的 MACsec:可對數(shù)據(jù)包進行單獨加密,也可在硬件中輕松處理。MACsec 可在 Layer 2 中提供安全性。

在 DCI 互連盒中,通常只使用兩種安全技術(shù)中的一種。然而,隨著數(shù)據(jù)中心數(shù)量的增加,找到可實現(xiàn)這兩種安全方法的解決方案十分必要,讓使用不同安全方法的數(shù)據(jù)中心間能夠靈活地進行通信。這需要 DCI 平臺具有靈活性且易于配置,可從支持一種安全解決方案到支持另一種安全解決方案。有了這種靈活性,使用不同廠商技術(shù)的數(shù)據(jù)中心之間就能進行通信。

盡管新型數(shù)據(jù)中心的數(shù)量快速增加,但現(xiàn)有數(shù)據(jù)中心在線路側(cè)與客戶側(cè)均有部署,故也采用全新的標(biāo)準(zhǔn)。DCI 互連盒必須足夠靈活才能應(yīng)對多個升級周期,跨越多代網(wǎng)絡(luò)接口。升級網(wǎng)絡(luò)設(shè)備的相關(guān)成本是這種跨代升級的部分推動力,例如,100Gbps 傳輸卡的成本是與它相似的切換端口成本的 100 倍。因此,從成本角度來看,每三年更換這些設(shè)備并不劃算。該功能有助于數(shù)據(jù)中心運營商將 DCI 互連盒脫離升級周期。

DCI 互連盒架構(gòu)

出于對不同的安全技術(shù)與常規(guī)升級周期間歇的支持,DCI 互連盒架構(gòu)需要能夠適應(yīng)部署功能要求,同時根據(jù)技術(shù)與標(biāo)準(zhǔn)變化實現(xiàn)簡單演進。

圖 1 - DCI 互連盒情景圖

要想實現(xiàn)對標(biāo)準(zhǔn)的適應(yīng)性并為演進發(fā)展提供支持,就需要可支持多種數(shù)字相干光學(xué) (DCO) 線路側(cè)接口的架構(gòu)。越來越多地將 DCO 格式部署為可插拔格式,并且能夠支持不同廠商線路側(cè)接口的特性實現(xiàn)了最大的靈活性。

客戶側(cè)接口則需要支持 10GE 至 400GE 的以太網(wǎng)速率,以及像 FlexE 的更新標(biāo)準(zhǔn)。而要將客戶側(cè)與線路側(cè)進行連接,所需的解決方案不僅要提供接口功能,還要能實現(xiàn)應(yīng)用所需的安全解決方案。

諸如賽靈思 UltraScale+ FPGA 的可編程邏輯可為 DCI 互連盒設(shè)計人員提供多種優(yōu)勢??删幊踢壿?IO 的高靈活性能實現(xiàn)任意到任意系統(tǒng)間的接口功能,允許客戶側(cè)和線路側(cè)接口具備必要的 PHY 支持。

可編程邏輯的并行特性還可實現(xiàn)算法的流水線化,以獲得最優(yōu)吞吐量。得益于可編程邏輯架構(gòu)的并行特性,因為消除了傳統(tǒng)的系統(tǒng)瓶頸,該解決方案還具備更好的確定性。

此外,可編程邏輯也可實現(xiàn)現(xiàn)場升級,在采用標(biāo)準(zhǔn)時,可支持全新協(xié)議修訂版本的部署??删幊踢壿嫷倪@種可升級能力使 DCI 盒可以具備應(yīng)用所需特性。該變更可通過 SDN 控制器來編排,因此,基于 FPGA 的 DCI 盒極具可塑性。在當(dāng)今 SDN 控制的網(wǎng)絡(luò)環(huán)境中,這樣一種基于應(yīng)用的 DCI 盒特性會形成極大優(yōu)勢。

就 FPGA 應(yīng)用的開發(fā)而言,存在多種可用來加速功能性的由高級軟件定義的環(huán)境。它們包括 SDAccel?、SDNet? 與 SDSoC? 設(shè)計環(huán)境,統(tǒng)稱為 SDx。這些環(huán)境支持使用高層次綜合對 FPGA 應(yīng)用進行開發(fā)。當(dāng)與重配置加速棧 (Reconfigurable Acceleration Stack) 相結(jié)合時,開發(fā)人員就可以使用業(yè)界標(biāo)準(zhǔn)框架與庫集成數(shù)據(jù)中心。

圖 2 – SDx 開發(fā)環(huán)境

總 結(jié)

數(shù)據(jù)中心正在經(jīng)歷顯著增長,并通過使用 DCI 這樣的技術(shù)使之間的互連變得越來越緊密。DCI 互連盒可提供互連功能與數(shù)據(jù)事務(wù)處理的安全保護功能,同時還可在 DCI 與數(shù)據(jù)中心功能與標(biāo)準(zhǔn)演進發(fā)展的同時支持路徑升級。

FPGA,例如賽靈思 UltraScale+ 系列,可提供靈活的高性能解決方案,并可使用 SDx 工具鏈加速該解決方案的開發(fā),提供高級設(shè)計環(huán)境。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1620

    文章

    21510

    瀏覽量

    598923
  • 賽靈思
    +關(guān)注

    關(guān)注

    32

    文章

    1794

    瀏覽量

    130964

原文標(biāo)題:使用 Xilinx 可編程邏輯實現(xiàn)數(shù)據(jù)中心互連

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    可編程電源如何編程

    可編程電源如何編程? 可編程電源是一種可以調(diào)節(jié)輸出電壓和電流的電源設(shè)備,廣泛應(yīng)用于電子設(shè)備測試、研發(fā)和生產(chǎn)等領(lǐng)域。通過編程,用戶可以根據(jù)需要設(shè)置電源的輸出參數(shù),實現(xiàn)自動化測試和控制。本
    的頭像 發(fā)表于 06-10 15:24 ?784次閱讀

    什么是現(xiàn)場可編程邏輯陣列?它有哪些特點和應(yīng)用?

    可編程邏輯元件和可編程互連,實現(xiàn)邏輯電路的設(shè)計和配置。FPLA在電子系統(tǒng)設(shè)計、數(shù)字信號處理、網(wǎng)絡(luò)通信等多個領(lǐng)域都有廣泛應(yīng)用。本文將對現(xiàn)場
    的頭像 發(fā)表于 05-23 16:25 ?525次閱讀

    FPGA零基礎(chǔ)學(xué)習(xí)系列精選:半導(dǎo)體存儲器和可編程邏輯器件簡介

    決定了PLD內(nèi)部的互連關(guān)系和邏輯功能,改變這些數(shù)據(jù),也就改變了器件的邏輯功能。 下面我們介紹兩種常用的PLD器件:CPLD和FPGA; CPLD:復(fù)雜
    發(fā)表于 03-28 17:41

    現(xiàn)場可編程門陣列的基本結(jié)構(gòu)和優(yōu)缺點

    現(xiàn)場可編程門陣列(FPGA)的基本結(jié)構(gòu)主要包括可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)
    的頭像 發(fā)表于 03-27 14:49 ?418次閱讀

    現(xiàn)場可編程門陣列的原理和應(yīng)用

    FPGA是一種可編程的硬件邏輯器件,其核心組成部分是可編程邏輯單元(PLU)和可編程
    的頭像 發(fā)表于 03-27 14:49 ?480次閱讀

    現(xiàn)場可編程門陣列簡介

    現(xiàn)場可編程門陣列(FPGA)是一種由半導(dǎo)體材料制成的集成電路,用戶購買后可以重新編程或配置,以滿足特定功能或應(yīng)用需求。其控制程序存儲在內(nèi)存中,加電后,程序自動裝載到芯片執(zhí)行。FPGA
    的頭像 發(fā)表于 03-27 14:48 ?402次閱讀

    現(xiàn)場可編程門陣列是什么

    現(xiàn)場可編程門陣列(Field Programmable Gate Array,簡稱FPGA)是一種超大規(guī)模可編程邏輯器件,由可編程邏輯資源、
    的頭像 發(fā)表于 03-16 16:38 ?2245次閱讀

    fpga是硬件還是軟件

    FPGA(現(xiàn)場可編程門陣列)屬于硬件設(shè)備,而不是軟件。它是一種可編程的硬件設(shè)備,由大量的邏輯單元、存儲單元和互連資源組成,能夠?qū)崿F(xiàn)復(fù)雜的數(shù)字
    的頭像 發(fā)表于 03-14 17:08 ?1404次閱讀

    fpga是什么架構(gòu)

    FPGA(現(xiàn)場可編程門陣列)的架構(gòu)主要由可配置邏輯模塊(CLB)、輸入/輸出模塊(IOB)以及可編程互連資源組成。
    的頭像 發(fā)表于 03-14 17:05 ?613次閱讀

    可編程邏輯器件的特征及優(yōu)勢科普

    可編程邏輯器件是一種集成電路,具有可編程功能的特性。它們可以根據(jù)用戶的需求進行編程,從而實現(xiàn)不同的邏輯功能。
    的頭像 發(fā)表于 02-26 18:24 ?936次閱讀

    可編程邏輯陣列PLA內(nèi)部邏輯結(jié)構(gòu)示意

    可編程邏輯陣列(Programmable Logic Array,PLA)和可編程陣列邏輯(Programmable Array Logic,PAL)都是數(shù)字邏輯電路中常見的
    發(fā)表于 02-02 11:41 ?1985次閱讀
    <b class='flag-5'>可編程邏輯</b>陣列PLA內(nèi)部<b class='flag-5'>邏輯</b>結(jié)構(gòu)示意

    CPLD和FPGA的區(qū)別

    增長。FPGA的LAB以網(wǎng)格陣列排列,隨器件密度線性增長。CPLD互連包括LAB本地可編程陣列及中心可編程互連。
    的頭像 發(fā)表于 01-23 09:17 ?819次閱讀

    FPGA現(xiàn)場可編程門陣列的綜合指南

    現(xiàn)場可編程門陣列 (FPGA) 是可以在制造后進行編程和重新編程以實現(xiàn)數(shù)字邏輯功能的半導(dǎo)體器件。
    的頭像 發(fā)表于 12-07 17:15 ?558次閱讀
    <b class='flag-5'>FPGA</b>現(xiàn)場<b class='flag-5'>可編程</b>門陣列的綜合指南

    可編程邏輯芯片電流過大會影響使用嗎

    可編程邏輯芯片(例如FPGA或CPLD)的電流過大可能會影響使用,具體影響取決于電流過大的原因以及電路設(shè)計的特性。
    的頭像 發(fā)表于 12-07 10:03 ?521次閱讀

    FPGA的基本組成和設(shè)計流程

    FPGA(Field Programmable Gate Array)是一種可編程邏輯器件,它是由大量的可編程邏輯單元(查找表、觸發(fā)器等)和可編程
    發(fā)表于 09-28 17:22 ?908次閱讀