采樣過程和模擬輸入驅(qū)動器應用設計

一個逐次逼近寄存器 (SAR) 模數(shù)轉(zhuǎn)換器 (ADC) 通常需要一個驅(qū)動器來驅(qū)動其模擬輸入，以獲得所需的精度效果。但是在較低數(shù)據(jù)吞吐量和較低分辨率應用中，你也許不需要驅(qū)動器。讓我們來看一看SAR ADC的采樣過程和模擬輸入結(jié)構(gòu)來了解驅(qū)動器的要求。

SAR ADC的模擬輸入是一個采樣開關、一個電阻器和采樣電容器的組合。圖1顯示針對一個SAR ADC的模擬輸入結(jié)構(gòu)。

圖1

采樣開關在一定的時間周期tACQ（采集時間）內(nèi)關閉以獲得輸入信號，并在轉(zhuǎn)換過程期間打開。采樣相位期間，通過在模擬輸入源和采樣電容器之間傳遞電荷將采樣電容器充電至輸入電壓。對于分辨率為N位的ADC，在采集時間內(nèi)，采樣電容器上的電壓應該穩(wěn)定在 (VIN- ± ? LSB) 范圍內(nèi)。

在這里：

• VIN是需要被采樣的模擬輸入電壓

• 1 LSB是針對N位ADC的LSB大?。▎挝环兀?/p>

通常情況下，最好在SAR ADC的輸入前面放置一個RC濾波器。這樣做是為了在采樣相位期間為采樣電容器充電，并且減少在這個期間模擬源上出現(xiàn)的電壓毛刺脈沖。圖2顯示了一個用于由模擬源驅(qū)動的SAR ADC模擬輸入的簡化電路。

圖2

此模擬源在采樣瞬間會出現(xiàn)一個電壓毛刺脈沖。

通常將CFLT的值選擇為采樣電容器電容值的20到60倍。

模擬源的輸出阻抗在采樣相位期間的輸入電壓穩(wěn)定方面發(fā)揮了關鍵作用。輸入電壓穩(wěn)定所需要的時間 (tsettle) 隨著模擬源輸出阻抗的增加而增加。

要實現(xiàn)N位的精度，tsettle ≤ tacq。

下方圖3中的波形顯示了吞吐率100KSPS的SAR ADC在使用不同的ROUT所獲得的穩(wěn)定時間。

圖3

圖3顯示出輸出阻抗1500歐姆的模擬源（實例I）不能在ADC的采樣時間內(nèi)穩(wěn)定輸入信號，但是輸出阻抗為500歐姆的模擬源（實例II）能夠滿足ADC的采樣時間要求。所以，實例I需要一個驅(qū)動器在SAR ADC的采集時間內(nèi)穩(wěn)定輸入信號，而實例II不需要。

采集時間通常取決于SAR ADC的吞吐率，吞吐率的減少會導致更高的采集時間。對于實例I也一樣，在吞吐率少于100kSPS的情況下，也許就不需要驅(qū)動器了。

結(jié)論：在較低吞吐率時，較低分辨率SAR ADC的驅(qū)動不需要放大器。隨著SAR ADC分辨率的增加，穩(wěn)定時間也增加，而隨著吞吐率減少，采集時間減少，所以分辨率和吞吐率較高的SAR ADC需要一個驅(qū)動器來減少穩(wěn)定時間并實現(xiàn)所需的精度。