運算放大器的靜態(tài)與動態(tài)技術指標及集成運算放大器指標測試

運算放大器的靜態(tài)技術指標

1.輸入失調(diào)電壓VIO(input offset voltage) ：輸入電壓為零時，將輸出電壓除以電壓增益，即為折算到輸入端的失調(diào)電壓。VIO是表征運放內(nèi)部電路對稱性的指標。

2.輸入失調(diào)電流IIO(input offset current)：在零輸入時，差分輸入級的差分對管基極電流之差，用于表征差分級輸入電流不對稱的程度。

3.輸入偏置電流IB(input bias current)：運放兩個輸入端偏置電流的平均值，用于衡量差分放大對管輸入電流的大小。

4.輸入失調(diào)電壓溫漂：在規(guī)定工作溫度范圍內(nèi)，輸入失調(diào)電壓隨溫度的變化量與溫度變化量之比值。

5.輸入失調(diào)電流溫漂：在規(guī)定工作溫度范圍內(nèi)，輸入失調(diào)電流隨溫度的變化量與溫度變化量之比值。

6.最大差模輸入電壓 (maximum differential mode input voltage)：運放兩輸入端能承受的最大差模輸入電壓，超過此電壓時,差分管將出現(xiàn)反向擊穿現(xiàn)象。

7.最大共模輸入電壓(maximum common mode input voltage)：在保證運放正常工作條件下，共模輸入電壓的允許范圍。共模電壓超過此值時，輸入差分對管出現(xiàn)飽和，放大器失去共模抑制能力。

運算放大器的動態(tài)技術指標

1.開環(huán)差模電壓放大倍數(shù)(open loop voltage gain) ：運放在無外加反饋條件下，輸出電壓與輸入電壓的變化量之比。

2.差模輸入電阻(input resistance) ：輸入差模信號時，運放的輸入電阻。

3.共模抑制比(common mode rejection ratio) ：與差分放大電路中的定義相同，是差模電壓增益 與共模電壓增益 之比，常用分貝數(shù)來表示。 KCMR=20lg(Avd / Avc ) (dB)

4.-3dB帶寬(—3dB band width) ：運算放大器的差模電壓放大倍數(shù) 在高頻段下降3dB所定義的帶寬 。

5.單位增益帶寬(BW?G)(unit gain band width)： 下降到1時所對應的頻率，定義為單位增益帶寬 。

6.轉(zhuǎn)換速率(壓擺率)(slew rate)：反映運放對于快速變化的輸入信號的響應能力。

7.等效輸入噪聲電壓Vn(equivalent input noise voltage)：輸入端短路時，輸出端的噪聲電壓折算到輸入端的數(shù)值。這一數(shù)值往往與一定的頻帶相對應。

集成運算放大器指標測試

集成運算放大器是一種線性集成電路，和其它半導體器件一樣，它是用一些性能指標來衡量其質(zhì)量的優(yōu)劣。為了正確使用集成運放，就必須了解它的主要參數(shù)指標。集成運放組件的各項指標通常是由專用儀器進行測試的，這里介紹的是一種簡易測試方法。

本實驗采用的集成運放型號為μA741(或F007)，引腳排列如圖7-1所示，它是八腳雙列直插式組件，②腳和③腳為反相和同相輸入端，⑥腳為輸出端，⑦腳和④腳為正、負電源端，①腳和⑤腳為失調(diào)調(diào)零端，①⑤腳之間可接入一只幾十KΩ的電位器并將滑動觸頭接到負電源端。 ⑧腳為空腳。

1、 μA741主要指標測試

圖7-1 μA741管腳圖 圖7-2 U0S、I0S測試電路

1)輸入失調(diào)電壓U0S

理想運放組件，當輸入信號為零時，其輸出也為零。但是即使是最優(yōu)質(zhì)的集成組件，由于運放內(nèi)部差動輸入級參數(shù)的不完全對稱，輸出電壓往往不為零。這種零輸入時輸出不為零的現(xiàn)象稱為集成運放的失調(diào)。

輸入失調(diào)電壓U0S 是指輸入信號為零時，輸出端出現(xiàn)的電壓折算到同相輸入端的數(shù)值。

失調(diào)電壓測試電路如圖7-2所示。閉合開關K1及K2，使電阻RB短接，測量此時的輸出電壓U01 即為輸出失調(diào)電壓，則輸入失調(diào)電壓

實際測出的U01可能為正，也可能為負，一般在1～5mV，對于高質(zhì)量的運放U0S在1mV以下。

測試中應注意：a、將運放調(diào)零端開路。

b、要求電阻R1和R2，R3和RF的參數(shù)嚴格對稱。

2)輸入失調(diào)電流I0S

輸入失調(diào)電流I0S 是指當輸入信號為零時，運放的兩個輸入端的基極偏置電流之差，

輸入失調(diào)電流的大小反映了運放內(nèi)部差動輸入級兩個晶體管β的失配度，由于IB1 ，IB2 本身的數(shù)值已很小(微安級)，因此它們的差值通常不是直接測量的，測試電路如圖7-2所示，測試分兩步進行

a、 閉合開關K1及K2，在低輸入電阻下，測出輸出電壓U01 ， 如前所述，這是由輸入失調(diào)電壓U0S 所引起的輸出電壓。

b、斷開K1及K2，兩個輸入電阻RB接入，由于RB 阻值較大，流經(jīng)它們的輸入電流的差異，將變成輸入電壓的差異，因此，也會影響輸出電壓的大小，可見測出兩個電阻RB接入時的輸出電壓U02 ，若從中扣除輸入失調(diào)電壓U0S 的影響，則輸入失調(diào)電流I0S 為

一般,I0S 約為幾十～幾百nA(10-9A)，高質(zhì)量運放IOS低于1nA。

測試中應注意: a、將運放調(diào)零端開路。

b、兩輸入端電阻RB必須精確配對。

3)開環(huán)差模放大倍數(shù)Aud

集成運放在沒有外部反饋時的直流差模放大倍數(shù)稱為開環(huán)差模電壓放大倍數(shù)，用Aud 表示。它定義為開環(huán)輸出電壓U0與兩個差分輸入端之間所加信號電壓Uid 之比。

按定義Aud 應是信號頻率為零時的直流放大倍數(shù)，但為了測試方便，通常采用低頻(幾十赫芝以下)正弦交流信號進行測量。由于集成運放的開環(huán)電壓放大倍數(shù)很高，難以直接進行測量，故一般采用閉環(huán)測量方法。 Aud的測試方法很多，現(xiàn)采用交、直流同時閉環(huán)的測試方法，如圖7-3所示。

圖7-3 Aud測試電路

被測運放一方面通過RF、R1、R2完成直流閉環(huán)，以抑制輸出電壓漂移，另一方面通過RF和RS實現(xiàn)交流閉環(huán)，外加信號uS經(jīng)R1、R2分壓，使uid 足夠小，以保證運放工作在線性區(qū)，同相輸入端電阻R3應與反相輸入端電阻R2相匹配，以減小輸入偏置電流的影響，電容C 為隔直電容。被測運放的開環(huán)電壓放大倍數(shù)為

通常低增益運放Aud約為60～70db，中增益運放約為80db，高增益在100db以上，可達120～140db。

測試中應注意：a、測試前電路應首先消振及調(diào)零。

b、被測運放要工作在線性區(qū)。

c、輸入信號頻率應較低，一般用50～100HZ ，輸出信號幅度應較小，且無明顯失真。

4)共模抑制比CMRR

集成運放的差模電壓放大倍數(shù)Ad與共模電壓放大倍數(shù)AC之比稱為共模抑制比

共模抑制比在應用中是一個很重要的參數(shù)，理想運放對輸入的共模信號其輸出為零，但在實際的集成運放中，其輸出不可能沒有共模信號的成分，輸出端共模信號愈小，說明電路對稱性愈好，也就是說運放對共模干擾信號的抑制能力愈強，即CMRR愈大。CMRR的測試電路如圖7-4所示。

集成運放工作在閉環(huán)狀態(tài)下的差模電壓放大倍數(shù)為

當接入共模輸入信號Uic時，測得U0C，則共模電壓放大倍數(shù)為

得共模抑制比

圖7-4 CMRR測試電路

測試中應注意：a、消振與調(diào)零

b、R1與R2、R3與RF之間阻值嚴格對稱

c、輸入信號Uic 幅度必須小于集成運放的最大共模輸入電壓范圍 Uicm

5) 共模輸入電壓范圍Uicm

集成運放所能承受的最大共模電壓稱為共模輸入電壓范圍，超出這個范圍，運放的CMRR會大大下降，輸出波形產(chǎn)生失真，有些運放還會出現(xiàn)“自鎖”現(xiàn)象以及永久性的損壞。

Uicm的測試電路如圖7-5所示。

被測運放接成電壓跟隨器形式，輸出端接示波器，觀察最大不失真輸出波形，從而確定Uicm值。

6) 輸出電壓最大動態(tài)范圍UOPP

集成運放的動態(tài)范圍與電源電壓、外接負載及信號源頻率有關。測試電路如圖7-6所示。

改變uS幅度，觀察u0削頂失真開始時刻，從而確定u0的不失真范圍，這就是運放在某一定電源電壓下可能輸出的電壓峰峰值UOPP。

圖7-5 Uicm測試電路 圖7-6 UOPP測試電路

2、集成運放在使用時應考慮的一些問題

1) 輸入信號選用交、直流量均可， 但在選取信號的頻率和幅度時，應考慮運放的頻響特性和輸出幅度的限制。

2) 調(diào)零。為提高運算精度，在運算前， 應首先對直流輸出電位進行調(diào)零，即保證輸入為零時，輸出也為零。當運放有外接調(diào)零端子時，可按組件要求接入調(diào)零電位器RW，調(diào)零時，將輸入端接地，調(diào)零端接入電位器RW，用直流電壓表測量輸出電壓U0，細心調(diào)節(jié)RW，使U0為零(即失調(diào)電壓為零)。如運放沒有調(diào)零端子，若要調(diào)零，可按圖7-7所示電路進行調(diào)零。

一個運放如不能調(diào)零，大致有如下原因：① 組件正常，接線有錯誤。② 組件正常，但負反饋不夠強(RF/R1 太大)，為此可將RF短路，觀察是否能調(diào)零。③ 組件正常，但由于它所允許的共模輸入電壓太低，可能出現(xiàn)自鎖現(xiàn)象，因而不能調(diào)零。為此可將電源斷開后，再重新接通，如能恢復正常，則屬于這種情況。④組件正常，但電路有自激現(xiàn)象，應進行消振。⑤組件內(nèi)部損壞，應更換好的集成塊。

(a) (b)

圖7-7 調(diào)零電路

3) 消振。一個集成運放自激時，表現(xiàn)為即使輸入信號為零， 亦會有輸出，使各種運算功能無法實現(xiàn)，嚴重時還會損壞器件。在實驗中，可用示波器監(jiān)視輸出波形。為消除運放的自激，常采用如下措施

①若運放有相位補償端子，可利用外接RC補償電路，產(chǎn)品手冊中有補償電路及元件參數(shù)提供。②電路布線、元、器件布局應盡量減少分布電容。③在正、負電源進線與地之間接上幾十μF的電解電容和0.01～0.1μF 的陶瓷電容相并聯(lián)以減小電源引線的影響。

什么是 PSRR

PSRR，就是 Power Supply Rejection Ratio 的縮寫，中文含意為“電源抑制比”。也就是說, PSRR 表示把輸入與電源視為兩個獨立的信號源時，所得到的兩個電壓增益的比值。基本計算公式為：

PSRR 的單位為分貝(dB)，采用對數(shù)比值，此處V1是輸入電壓的改變，而V2是輸出電壓的改變。

從上面的式子可以看出，影響輸出信號的因素除了電路本身之外，還受到了供電電源的影響。PSRR 是一個用來描述輸出信號受電源影響的量，PSRR 越大，輸出信號受到電源的影響越小。 這個等式的計算結果一般是零。如果看到有電源供應商標明PSRR是正值，不要驚訝，這只是因為他們使用的是V2與V1而不是V1與V2的比值。只要取PSRR的絕對值，就能避免一切迷惑了。設計者們都希望PSRR的絕對值越高越好，因為PSRR絕對值越高就意味著輸出上的噪音/波紋越低。比如，80 dB 的PSRR絕對值(輸出紋波比輸入波紋小1萬倍)就比20dB的絕對值(輸出波紋比輸入波紋小10倍)要好。

還可得出，輸出電壓 Vout 是 Vin 與電源電壓 VCC 的函數(shù)。如果輸入信號 Vin 變化了 ⊿Vin，輸出信號的變化量 ⊿Vout 是由輸入到輸出的電壓增益 Av 乘以輸入電壓的變化量 ⊿Vin。如果把電源電壓變化 ⊿VCC 看作一個很小信號，由于電源電壓變化導致的輸出電壓的變化量 ⊿Vout 則為電源電壓到輸出的電壓增益 Avo 乘以電源電壓變化量 ⊿VCC。

不穩(wěn)定的供電電壓勢必會影響輸出信號的波形，影響的幅度取決于 PSRR。所以需要側(cè)重于運放等的去耦設計和電源的設計(通常較多用 LDO 線性電源給運放供電)。PSRR 是在單位閉環(huán)增益情況下得到的，因此在負反饋應用中引起的輸出變化需乘以閉環(huán)增益。

一般地，PSRR 有 3個具體參數(shù)：+PSRR，-PSRR，+/-PSRR。表示從某個電源端或兩個電源端分別或同時異向低頻變化，在運放差分輸入端引入的傳輸或影響量值。如上所分析的：⊿Vps=1V 的電源變化，在 PRSS="80dB" 運放輸入端，導致 ⊿Vdi=100uV 的變化(PSRR=20log⊿Vps/⊿Vdi)。于是運放輸出電壓產(chǎn)生的變化：⊿Vo=⊿Vdi(1+Rf/Ri);Rf--反饋電阻，Ri--輸入電阻。