0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCIe總線完整的繼承了PCI總線中的配置空間的概念

SwM2_ChinaAET ? 來源:未知 ? 作者:李倩 ? 2018-04-20 09:00 ? 次閱讀

前面的文章中多次說道,PCIe總線在軟件上是向前兼容PCI總線的。因此,PCIe總線完整的繼承了PCI總線中的配置空間(Configuration Header)的概念。

在PCIe總線中也有兩種Header,Header0和Header1,分別代表橋和非橋設(shè)備,這與PCI總線是完全一致的。在PCIe總線中,非橋設(shè)備也就是Endpoint。如下圖所示:

如圖所示,對(duì)比前面介紹的PCI的Header可以發(fā)現(xiàn):PCIe的Header基本上與PCI的Header是一致的,只有少許差別。但是這些差別并不影響PCIe對(duì)PCI的兼容性(還有PCIe到PCI橋?qū)ζ溥M(jìn)行處理)。

需要特別說明的是,Root Complex(RC or Root)和Switch都是全新的PCIe中的概念,它們結(jié)構(gòu)中的每一個(gè)端口(Port)都可以對(duì)應(yīng)于PCI總線中的PCI-to-PCI橋的概念。也就是說,每一個(gè)RC和Switch中一般都有多個(gè)類似于PCI-to-PCI橋的東西。分別如下兩張圖所示:

前介紹到過,PCIe總線是一種點(diǎn)對(duì)點(diǎn)(Point-to-Point)的總線,如果需要連接大量的設(shè)備,則需要很多的Switch來進(jìn)行拓?fù)?,這無疑會(huì)大大地增加系統(tǒng)的功耗與設(shè)計(jì)成本。在普通的PC或者小型計(jì)算機(jī)系統(tǒng)中,并不要連接很多的PCIe設(shè)備,因此Switch就顯得并不是那么的必要了。一個(gè)典型的服務(wù)器PCIe總線系統(tǒng)的拓?fù)浣Y(jié)構(gòu)圖如下圖所示:

典型的PC的PCIe總線系統(tǒng)的拓?fù)浣Y(jié)構(gòu)圖如下圖所示:

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pci總線
    +關(guān)注

    關(guān)注

    1

    文章

    202

    瀏覽量

    31690
  • PCIe
    +關(guān)注

    關(guān)注

    15

    文章

    1165

    瀏覽量

    81968

原文標(biāo)題:【博文連載】PCIe掃盲——PCIe總線怎樣做到在軟件上兼容PCI總線

文章出處:【微信號(hào):ChinaAET,微信公眾號(hào):電子技術(shù)應(yīng)用ChinaAET】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    基于FPGA的PCIE總線擴(kuò)展卡的設(shè)計(jì)

      PCIE(PCI express)是用來互聯(lián)諸如計(jì)算機(jī)和通信平臺(tái)應(yīng)用中外圍設(shè)備的第三代高性能I/0總線。PCIE體系結(jié)構(gòu)繼承
    發(fā)表于 10-08 10:19 ?1981次閱讀
    基于FPGA的<b class='flag-5'>PCIE</b><b class='flag-5'>總線</b>擴(kuò)展卡的設(shè)計(jì)

    PCI Express總線架構(gòu)和總線層次結(jié)構(gòu)淺析

    作者:romme 1、PCI Express總線架構(gòu) 如果將計(jì)算機(jī)比作人的話,CPU就是人的大腦,而PCIe就是人的神經(jīng)中樞,負(fù)責(zé)內(nèi)部數(shù)據(jù)信息的傳輸。下圖是PCIe
    的頭像 發(fā)表于 11-25 09:42 ?3836次閱讀
    <b class='flag-5'>PCI</b> Express<b class='flag-5'>總線</b>架構(gòu)和<b class='flag-5'>總線</b>層次結(jié)構(gòu)淺析

    PCI總線信號(hào)及功能說明

    PCIe總線繼承PCI總線而設(shè)計(jì)而來的,理解PCIe
    發(fā)表于 09-08 14:26 ?4697次閱讀

    PCI總線接口芯片9054及其應(yīng)用

    存放了廠家標(biāo)示、設(shè)備標(biāo)示以及本地總線的基地址空間、I/O空間、中斷控制信號(hào)等信息。當(dāng)初始化時(shí),系統(tǒng)自動(dòng)將串行EEPROM配置參數(shù)裝入
    發(fā)表于 10-09 11:23

    PCI總線接口芯片9054及其應(yīng)用

    字節(jié)。在配置存儲(chǔ)器存放了廠家標(biāo)志、設(shè)備標(biāo)志以及本地總線的基地址空間、I/O空間和中斷控制信號(hào)等信息。初始化時(shí),系統(tǒng)自動(dòng)將串行EEPROM
    發(fā)表于 12-05 10:12

    PCI9052總線接口芯片及其ISA模式應(yīng)用

    總線目標(biāo)設(shè)備實(shí)現(xiàn)基本的傳送要求;它有5個(gè)局部地址空間和4個(gè)局部設(shè)備片選信號(hào),局部總線PCI總線時(shí)鐘相互獨(dú)立運(yùn)行。通過
    發(fā)表于 12-17 11:23

    基于FPGA的PCI Express總線接口應(yīng)用

    來源: 作者:分類:0 引言PCIE(PCI express)是用來互聯(lián)諸如計(jì)算機(jī)和通信平臺(tái)應(yīng)用中外圍設(shè)備的第三代高性能I/0總線。PCIE體系結(jié)構(gòu)
    發(fā)表于 05-21 05:00

    基于PCI總線的CPLD實(shí)現(xiàn)

    校驗(yàn)值送給奇偶校驗(yàn)?zāi)K。數(shù)據(jù)通道為PCI訪問配置空間和用戶設(shè)備提供一個(gè)地址和數(shù)據(jù)接口。2.5 奇偶校驗(yàn)奇偶校驗(yàn)主要用來確定主設(shè)備是否成功的尋址到它希望的目標(biāo)設(shè)備,以及數(shù)據(jù)傳輸?shù)恼_與
    發(fā)表于 05-29 05:00

    PCIe總線PCI總線有哪些不同之處呢

    PCIe是什么?PCIe的架構(gòu)是由哪些部分組成的?PCIe總線PCI總線有哪些不同之處呢?
    發(fā)表于 10-26 08:10

    Arm PCI配置空間訪問固件接口1.0BET1平臺(tái)設(shè)計(jì)文檔

    本文檔為調(diào)用方(如操作系統(tǒng)或系統(tǒng)管理程序)定義訪問PCI配置空間的標(biāo)準(zhǔn)固件接口。 該接口可用作增強(qiáng)配置訪問機(jī)制(ECAM)硬件機(jī)制的替代方
    發(fā)表于 08-11 07:55

    基于PCI總線數(shù)字信號(hào)處理機(jī)的硬件設(shè)計(jì)

    基于PCI總線數(shù)字信號(hào)處理機(jī)的硬件設(shè)計(jì) 以INTEL公司為主推出的PCI總線規(guī)范。采用PCI總線
    發(fā)表于 03-30 12:21 ?627次閱讀
    基于<b class='flag-5'>PCI</b><b class='flag-5'>總線</b>數(shù)字信號(hào)處理機(jī)的硬件設(shè)計(jì)

    FPGA在PCI Express總線接口中的應(yīng)用

    PCIE(PCI express)是用來互聯(lián)諸如計(jì)算機(jī)和通信平臺(tái)應(yīng)用中外圍設(shè)備的第三代高性能I/0總線。PCIE體系結(jié)構(gòu)繼承
    發(fā)表于 10-17 16:14 ?1072次閱讀
    FPGA在<b class='flag-5'>PCI</b> Express<b class='flag-5'>總線</b>接口中的應(yīng)用

    BDF與配置空間

    前面的關(guān)于PCI總線的文章介紹過PCI總線配置空間,PCI
    的頭像 發(fā)表于 05-03 09:06 ?9929次閱讀
    BDF與<b class='flag-5'>配置</b><b class='flag-5'>空間</b>

    PCI總線地址空間與系統(tǒng)地址空間的關(guān)系

    PCI總線統(tǒng)一尋址。每個(gè)PCI設(shè)備通過PCI寄存器的基地址寄存器來指定映射的首地址。PCI
    的頭像 發(fā)表于 01-06 08:30 ?2034次閱讀

    訪問PCI/PCIe設(shè)備的流程

    訪問 PCI/PCIe 設(shè)備的流程 PCI/PCIe 設(shè)備的配置信息 PCI/
    的頭像 發(fā)表于 07-30 09:44 ?1405次閱讀