0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

一種新型交叉前饋結(jié)構(gòu)環(huán)形振蕩器電路

SwM2_ChinaAET ? 來源:未知 ? 作者:李倩 ? 2018-04-24 09:34 ? 次閱讀

針對環(huán)形振蕩器的功耗大、噪聲大、線性度差等問題,基于TSMC 55 nm工藝,提出了一種新型交叉前饋結(jié)構(gòu)環(huán)形振蕩器電路。深入分析了器件自身熱噪聲、閃爍噪聲對環(huán)形振蕩器輸出相噪貢獻(xiàn)百分比,利用電容濾波技術(shù)來降低振蕩器輸出相噪,采用源極負(fù)反饋電路得到線性電流來改善調(diào)頻線性度,并提供了寬調(diào)諧范圍。Spectre RF仿真結(jié)果表明,設(shè)計(jì)的環(huán)形振蕩器頻率覆蓋范圍為0.2 GHz~3.8 GHz,產(chǎn)生8相位,相位噪聲為-91.34 dBc/Hz@1 MHz,在1.2 V電源電壓下消耗電流為4.6 mA ,線性度良好。

0引言

壓控振蕩器(VCO)是一種由電壓控制輸出頻率的振蕩器,是無線通信系統(tǒng)中一個(gè)重要的模塊,也是鎖相環(huán)電路(PLL)的核心,它的相位噪聲、靈敏度等參數(shù)直接影響PLL的最終性能。環(huán)形振蕩器比電感電容諧振壓控振蕩器(LC VCO)有很多顯著的優(yōu)勢:不需電感元件,節(jié)省芯片面積,節(jié)省成本,調(diào)諧范圍寬,并且很容易實(shí)現(xiàn)多相位。不過,環(huán)形振蕩器的相位噪聲性能通常要稍差一些。綜合考慮其功耗低、面積小和集成高等優(yōu)點(diǎn),環(huán)形振蕩器被廣泛應(yīng)用在通信領(lǐng)域。目前,低功耗、低噪聲、寬調(diào)諧的新型環(huán)形振蕩器結(jié)構(gòu)吸引了眾多學(xué)者投入研究,例如文獻(xiàn)[1]中設(shè)計(jì)了一種頻率范圍為2.05 GHz~3.35 GHz的環(huán)形振蕩器,其相位噪聲為-89.6 dBc/Hz@1 MHz,核心電路的功耗為18.36 mW,不過,其功耗較大,不能滿足在無線通訊系統(tǒng)中的低功耗要求。針對振蕩器存在的功耗大、噪聲大、線性度差等問題,提出了一種新型環(huán)形振蕩器結(jié)構(gòu),該環(huán)形振蕩器的頻率范圍為0.2 GHz~3.8 GHz,產(chǎn)生8相位,相位噪聲為-91.34 dBc/Hz@1 MHz。

1環(huán)形振蕩器

1.1 環(huán)形振蕩器

環(huán)形振蕩器的核心結(jié)構(gòu)是在一個(gè)振蕩頻率處呈正反饋的環(huán)路,如圖1所示。

圖中,HA(ω)是基本放大器的傳輸函數(shù),HF(ω)為反饋網(wǎng)絡(luò)的傳輸函數(shù)。反饋系統(tǒng)的閉環(huán)增益為式(1):

環(huán)形振蕩器的工作原理是環(huán)路傳輸函數(shù)僅在一個(gè)頻率點(diǎn)上滿足Barkhausen判據(jù),即在某一頻率ω下滿足式(2)就可以產(chǎn)生振蕩。

其中,ω0表示輸入電壓為0的輸出頻率,KVCO為VCO的增益,單位為rad/(s·V),Vcon為控制電壓。

1.2 電路原理分析與設(shè)計(jì)

環(huán)形振蕩器的相位噪聲主要來自于散粒噪聲、熱噪聲和環(huán)境噪聲。熱噪聲是溫度、帶寬和電阻作用的結(jié)果;散粒噪聲是直流偏置電流引起的;而環(huán)境噪聲主要來自VCO外部電源的噪聲和襯底的噪聲。延遲單元可以采用單端結(jié)構(gòu)和差分結(jié)構(gòu),以差分結(jié)構(gòu)為基本延遲單元構(gòu)成的差分環(huán)形振蕩器具有很好的對稱性,在克服環(huán)境噪聲方面具有很大的優(yōu)勢,但是由于電路復(fù)雜,不僅增大了芯片的面積,而且?guī)磔^多的熱噪聲,因此選用結(jié)構(gòu)簡單、器件少的單端結(jié)構(gòu),可以有效地減少由器件本身帶來的熱噪聲。一個(gè)N級的環(huán)形振蕩器,每級的延時(shí)為td,則其頻率為:

其中,Icharge為充電電流,Cpar為延時(shí)單元輸出節(jié)點(diǎn)的總寄生電容,Vdd為供電電壓。

考慮到芯片面積,設(shè)計(jì)的環(huán)形壓控振蕩主要由24個(gè)反相器組成,如圖2所示,其中D0~D8依次首尾相連構(gòu)成主環(huán)形結(jié)構(gòu)。輸入端用 Vcon表示,VCO的振蕩頻率隨著輸入端電壓的變化而變化。

由圖3可知,該VCO主要包含三種環(huán)路,第一種是由D0~D8八個(gè)延遲單元組成的最慢主環(huán)路,第二種是包含兩個(gè)四級反向延遲單元組成的閉環(huán)環(huán)路,分別為D9—D11—D13—D15、D8—D10—D12—D14,另外還有一種包含四個(gè)閉環(huán)環(huán)路,分別為D16—D20,D17—D21,D18—D22,D23—D19分別組成的環(huán)路,主環(huán)路與各個(gè)子環(huán)路之間保持一個(gè)完美的對稱關(guān)系。

通過改變MN1的電流來改變負(fù)阻大小,那么MP0、MP1漏極等效電阻也隨之改變,進(jìn)而調(diào)節(jié)振蕩頻率,由于是低電源供電,MP0、MP1采用電流鏡結(jié)構(gòu)。MP0、MP1漏極等效阻值的變化會(huì)導(dǎo)致不同頻率信號(hào)的輸出擺幅不同,會(huì)影響VCO的噪聲性能,為滿足通信系統(tǒng)的需要,需要調(diào)整電流鏡的寬長比進(jìn)而優(yōu)化壓控振蕩器相位噪聲。

根據(jù)環(huán)形振蕩器的振蕩原理,這個(gè)以八級反相延遲單元為主環(huán)形鏈的VCO構(gòu)成的壓控振蕩器可以實(shí)現(xiàn)正交相位的頻率信號(hào)輸出,可以有效抑制環(huán)境噪聲,在時(shí)鐘數(shù)據(jù)恢復(fù)電路中有著重要的應(yīng)用[5]。

1.3 緩沖器設(shè)計(jì)

為了使環(huán)形振蕩器有良好的輸出匹配,在電路中引入如圖4所示的緩沖級,它主要由差分對、單端反相器以及l(fā)atch組成,差分對的輸出作為反相器的輸入,從而確保了電路的對稱性。該緩沖級可以將環(huán)形振蕩器的輸出波形變?yōu)檎伎毡?0%的時(shí)鐘信號(hào),并且可以提高驅(qū)動(dòng)能力。

1.4 版圖設(shè)計(jì)

版圖設(shè)計(jì)是集成電路工藝的重要部分,版圖設(shè)計(jì)的好壞直接影響芯片的功能。本文設(shè)計(jì)的環(huán)形振蕩器基于TSMC 55 nm工藝,著重分析了VCO匹配和降噪等問題,根據(jù)版圖設(shè)計(jì)的基本規(guī)則利用virtuoso Layout Editor工具進(jìn)行布局布線,并通過了DRC和LVS驗(yàn)證。設(shè)計(jì)的環(huán)形振蕩器版圖如圖5所示,核心版圖面積為70 μm×81 μm。

1仿真結(jié)果

2.1 前仿結(jié)果

利用Cadence公司Spectre RF仿真工具進(jìn)行瞬態(tài)仿真,結(jié)果如圖6所示。從圖中可以看出,當(dāng)Vdd=0.6 V時(shí),環(huán)形振蕩器的起振時(shí)間約為1.4 ns,振蕩幅度約為0.74 V。該結(jié)果說明振蕩器的起振情況良好,且起振時(shí)間比較短。

VCO的頻率調(diào)諧圖如圖7所示,從圖7可以看出,當(dāng)控制電壓在0~0.9 V之間變化時(shí),VCO頻率調(diào)諧范圍為0.2 GHz~3.8 GHz,且調(diào)諧曲線在0.4~0.8 V具有較好的線性度。

相位噪聲是壓控振蕩器的重要參數(shù)和性能指標(biāo)。壓控振蕩器的相位噪聲性能通過PSS和PNOISE共同仿真得到,頻偏范圍設(shè)置為1 kHz到1 GHz。當(dāng)調(diào)諧電壓為0.6 V,輸出中心頻率為2.4 GHz時(shí)的整體電路相位噪聲曲線如圖8所示,可見在頻偏1 MHz處,相位噪聲為-91.34 dBc/Hz。

抖動(dòng)(Jitter)和相位噪聲均是衡量環(huán)形振蕩器噪聲性能的參數(shù),抖動(dòng)是在時(shí)域來衡量振蕩器振蕩信號(hào)過零點(diǎn)時(shí)間的不確定性;相位噪聲是在頻域來衡量振蕩器的頻譜純度,它們在本質(zhì)上是一樣的,只是運(yùn)用不同的表述方法來闡述同一種現(xiàn)象[6]。根據(jù)相位噪聲計(jì)算抖動(dòng)如圖9所示,設(shè)A=面積=綜合相位噪聲功率(dBc),則:

在圖8所示的相位噪聲圖中讀取圖9中各個(gè)頻率偏移所對應(yīng)的相位噪聲。經(jīng)計(jì)算得:

由于低頻VCO通常抖動(dòng)比較大,一般用PLL環(huán)可以有效過濾低頻噪聲。

2.2 后仿真結(jié)果

經(jīng)過對版圖的修改與優(yōu)化,通過DRC及LVS驗(yàn)證,運(yùn)用版圖參數(shù)提取工具PEX對版圖進(jìn)行了寄生電阻、寄生電容等參數(shù)的提取。圖10給出了后仿真的電路原理圖。

版圖寄生參數(shù)提取后,搭建同樣的仿真環(huán)境,運(yùn)用仿真工具分別對VCO穩(wěn)定振蕩時(shí)的瞬態(tài)輸出信號(hào)波形、調(diào)頻特性和相位噪聲性能進(jìn)行了后仿真,后仿真結(jié)果分別如圖11~圖13所示。由圖可知,后仿結(jié)果與前仿結(jié)果基本一致,可見版圖設(shè)計(jì)滿足振蕩器的頻率調(diào)節(jié)范圍在0.2 GHz~3.8 GHz之間,中心頻率處的相位噪聲為-91.34 dBc/Hz@1 MHz,功耗為4.6 mW,線性度良好。

表1總結(jié)了設(shè)計(jì)的環(huán)形壓控振蕩器的性能參數(shù),并與工藝條件相近的振蕩器進(jìn)行對比??梢钥闯觯O(shè)計(jì)的環(huán)形振蕩器在低功耗的條件具有較高的頻率,并且相位噪聲較好。

3結(jié)論

基于TSMC 55 nm工藝,采用交叉前饋電路結(jié)構(gòu)設(shè)計(jì)了一個(gè)2.4 GHz的低功耗環(huán)形振蕩器,在1.2 V電源電壓下整個(gè)環(huán)形振蕩器的最大功耗為5.6 mW,相位噪聲為-91.34 dBc/Hz,該VCO具有低功耗、低相噪、可調(diào)節(jié)范圍寬等優(yōu)點(diǎn),可應(yīng)用于鎖相環(huán)、頻率發(fā)生器及時(shí)鐘恢復(fù)等電路。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 電路
    +關(guān)注

    關(guān)注

    171

    文章

    5740

    瀏覽量

    171190
  • 無線通信
    +關(guān)注

    關(guān)注

    58

    文章

    4414

    瀏覽量

    143121
  • 壓控振蕩器
    +關(guān)注

    關(guān)注

    10

    文章

    124

    瀏覽量

    29234

原文標(biāo)題:【學(xué)術(shù)論文】一種低功耗低噪聲8相位輸出環(huán)形振蕩器

文章出處:【微信號(hào):ChinaAET,微信公眾號(hào):電子技術(shù)應(yīng)用ChinaAET】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    環(huán)形振蕩器的仿真

    環(huán)形振蕩器的仿真
    發(fā)表于 12-16 14:04

    IC設(shè)計(jì):個(gè)接入環(huán)形振蕩器的奇怪電路

    這個(gè)長相奇怪的電路IN和OUT接入個(gè)環(huán)形振蕩器,從邏輯上為講既有同相輸出也反相輸出,但是為什么會(huì)做成這個(gè)樣子呢?我的猜想的作用是把IN到OUT的邏輯翻轉(zhuǎn)電平做成1/2(VDD),請各位分析
    發(fā)表于 05-31 13:36

    如何使用逆變器設(shè)計(jì)環(huán)形振蕩器

    `如何使用逆變器設(shè)計(jì)環(huán)形振蕩器...求大佬幫幫忙`
    發(fā)表于 06-17 12:26

    差分電路環(huán)形振蕩器組合結(jié)構(gòu),對比兩結(jié)構(gòu)是否能夠提高頻率。

    模擬電路大佬,關(guān)于差分電路環(huán)形振蕩器結(jié)構(gòu),對比兩結(jié)構(gòu)是否能夠提高頻率?。。D
    發(fā)表于 04-08 21:24

    帶RC電路環(huán)形振蕩器電路

    帶RC電路環(huán)形振蕩器電路
    發(fā)表于 11-22 12:57 ?5844次閱讀
    帶RC<b class='flag-5'>電路</b>的<b class='flag-5'>環(huán)形振蕩器</b><b class='flag-5'>電路</b>圖

    帶有RC的非門環(huán)形振蕩器電路

    帶有RC的非門環(huán)形振蕩器實(shí)驗(yàn)電路
    發(fā)表于 09-23 17:46 ?5493次閱讀
    帶有RC的非門<b class='flag-5'>環(huán)形振蕩器</b><b class='flag-5'>電路</b>

    環(huán)形振蕩器,環(huán)形振蕩器工作原理是什么?

    環(huán)形振蕩器,環(huán)形振蕩器工作原理是什么? 環(huán)形振蕩器的工作原理 環(huán)形振蕩器是利用門電路的固有傳輸延遲時(shí)間將奇數(shù)個(gè)反相
    發(fā)表于 03-22 14:23 ?2.9w次閱讀

    基于CPLD的片內(nèi)環(huán)形振蕩器的設(shè)計(jì)方案

    本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計(jì)方法,它基于環(huán)形振蕩器
    發(fā)表于 11-08 10:38 ?3265次閱讀
    基于CPLD的片內(nèi)<b class='flag-5'>環(huán)形振蕩器</b>的設(shè)計(jì)方案

    環(huán)形振蕩器設(shè)計(jì)

    環(huán)形振蕩器設(shè)計(jì)的設(shè)計(jì)文件,很有實(shí)用性的文件。
    發(fā)表于 05-03 16:42 ?0次下載

    一種頻率穩(wěn)定的改進(jìn)型CMOS環(huán)形振蕩器

    一種頻率穩(wěn)定的改進(jìn)型CMOS環(huán)形振蕩器參考設(shè)計(jì)。
    發(fā)表于 05-06 10:25 ?13次下載

    一種頻率穩(wěn)定的改進(jìn)型CMOS環(huán)形振蕩器

    一種頻率穩(wěn)定的改進(jìn)型CMOS環(huán)形振蕩器,參考資料。
    發(fā)表于 05-06 10:25 ?0次下載

    環(huán)形振蕩器介紹_反相構(gòu)成環(huán)形振蕩器

    環(huán)形振蕩器,是由三個(gè)非門或更多奇數(shù)個(gè)非門輸出端和輸入端首尾相接,構(gòu)成環(huán)狀的機(jī)器。
    發(fā)表于 01-12 17:27 ?1.9w次閱讀
    <b class='flag-5'>環(huán)形振蕩器</b>介紹_反相<b class='flag-5'>器</b>構(gòu)成<b class='flag-5'>環(huán)形振蕩器</b>

    環(huán)形振蕩器原理及應(yīng)用_環(huán)形振蕩器的實(shí)用電路

    環(huán)形振蕩器,是由三個(gè)非門或更多奇數(shù)個(gè)非門輸出端和輸入端首尾相接,構(gòu)成環(huán)狀的機(jī)器。
    的頭像 發(fā)表于 03-27 11:31 ?2.8w次閱讀

    環(huán)形振蕩器的Multisim仿真實(shí)例電路原理圖免費(fèi)下載

    本文檔的主要內(nèi)容詳細(xì)介紹的是環(huán)形振蕩器的Multisim仿真實(shí)例電路原理圖免費(fèi)下載。
    發(fā)表于 09-04 14:59 ?92次下載
    <b class='flag-5'>環(huán)形振蕩器</b>的Multisim仿真實(shí)例<b class='flag-5'>電路</b>原理圖免費(fèi)下載

    可調(diào)可重構(gòu)的環(huán)形振蕩器物理不可克隆函數(shù)設(shè)計(jì)

    針對環(huán)形振蕩器物理不可克隆函數(shù)均勻性與獨(dú)特性不夠理想的冋題,提岀一種可調(diào)可重構(gòu)的環(huán)形振蕩器物理不可克隆函數(shù)設(shè)計(jì)。該設(shè)計(jì)包含可重構(gòu)環(huán)形振蕩器模塊、整合
    發(fā)表于 04-22 10:49 ?8次下載
    可調(diào)可重構(gòu)的<b class='flag-5'>環(huán)形振蕩器</b>物理不可克隆函數(shù)設(shè)計(jì)