Cadence? Sigrity? 2017 OptimizePI? QIR2 版本中的新增功能

OptimizePI

本節(jié)介紹Cadence? Sigrity? 2017 OptimizePI? QIR2 版本中的新增功能。

Post-Layout優(yōu)化流程支持MCP封裝模型

Sigrity的MCP（模型連接協(xié)議）是一個(gè)text header，被寫入由Sigrity工具生成的模型中。它允許模型和物理layout之間的自動(dòng)連接。“通過MCP協(xié)議合并封裝”的步驟已經(jīng)添加到Post-Layout分析工作流程中（去耦電容優(yōu)化），這使得Post-Layout分析和PDN阻抗檢查工作流程可以通過Switch Workflow功能保持一致性和便攜性。

支持頻率掃描，從0 Hz開始

對(duì)于一個(gè)典型的去耦電容優(yōu)化，沒有必要仿真到極低的頻率，因?yàn)锽ulk去耦電容主導(dǎo)著響應(yīng)。然而，許多用戶希望使用OptimizePI來提取其PDN的寬帶模型。

該新版本允許以0Hz作為起始頻率，并且是推薦的最佳實(shí)踐設(shè)置。請(qǐng)注意，還有其他高級(jí)選項(xiàng)可用于低頻精確建模（PowerDC DC點(diǎn)計(jì)算，等電勢(shì)選項(xiàng)和執(zhí)行DC-AC擬合選項(xiàng)）。這些選項(xiàng)將起始頻率鎖定為0Hz。

PDN阻抗檢查流程中支持電容位置開路

由于各種原因，一些設(shè)計(jì)的去耦電容元器件在制造過程中可能或可能不會(huì)被放置。在此版本中，添加了在PDN阻抗檢查工作流程中將去耦電容指定為初始開路（不放置）的功能。此功能以前在layout后分析（去耦電容優(yōu)化）工作流程中執(zhí)行。從這個(gè)版本開始，這兩個(gè)工作流變得更具一致性和便攜性。

從結(jié)果查看器中卸載阻抗曲線

此版本增加了卸載仿真后手動(dòng)加載的阻抗曲線的功能。這為仿真結(jié)果分析和比較提供了更多的靈活性?？梢酝ㄟ^在2D結(jié)果窗口右鍵單擊并從快捷菜單中選擇該選項(xiàng)來訪問此功能。

HTML報(bào)告中的定制頻率設(shè)置，用于目標(biāo)阻抗檢查

目標(biāo)阻抗檢查是評(píng)判PDN性能pass/fail的極好指標(biāo)。除了已經(jīng)執(zhí)行的連續(xù)曲線檢查之外，OptimizePI還增加了在特定頻率點(diǎn)報(bào)告阻抗結(jié)果的功能。這些頻率點(diǎn)是在HTML報(bào)告選項(xiàng)窗口中定義的，如下所示。

生成的HTML報(bào)告包含一個(gè)結(jié)果表格，如下所示。

OptimizePI和 PowerTree

本節(jié)重點(diǎn)介紹與AC仿真和OptimizePI集成相關(guān)的PowerTree改進(jìn)。有關(guān)PowerTree QIR2的更多新功能，請(qǐng)參閱PowerTree部分。

獨(dú)立PowerTree實(shí)用程序中的AC仿真支持

此版本中，獨(dú)立PowerTree應(yīng)用程序?qū)崿F(xiàn)了具有獨(dú)立DC和AC模式的Sigrity風(fēng)格的工作流程。AC模式具有直接從PowerTree應(yīng)用程序中運(yùn)行PowerTree原理圖的AC仿真的功能。OptimizePI AC仿真通過TCL命令在后臺(tái)運(yùn)行。

注意：需要OptimizePI或Allegro PI選項(xiàng)的license才能在PowerTree應(yīng)用程序中運(yùn)行AC原理圖仿真。

PowerTree中支持電阻和電感的AMM通用Spice模型

多終端AMM通用SPICE R和L模型現(xiàn)在可以在PowerTree中應(yīng)用。

PowerTree AC原理圖仿真中的目標(biāo)阻抗支持

此版本新增功能可顯示AC原理圖仿真結(jié)果中覆蓋的目標(biāo)阻抗約束。這個(gè)功能對(duì)于電路設(shè)計(jì)人員來說是非常有用的，可用來確定是否需要額外的和/或不同的電容。

PowerTree AC原理圖仿真結(jié)果的HTML報(bào)告

該版本增加了生成AC原理圖仿真結(jié)果的HTML報(bào)告的功能。通過單擊工作流程中的步驟創(chuàng)建報(bào)告。

下圖為一個(gè)實(shí)際報(bào)告的摘錄。