ARM將使用臺積電針對其構(gòu)架開發(fā)的單芯片處理器

IP授權(quán)公司安謀（Arm）于 4 日宣布，旗下 Arm Artisan 物理 IP 將使用臺積電針對 Arm 架構(gòu)開發(fā)的單芯片處理器（SoC），并用于 22 納米超低功耗（ultra-low power，ULP）與超低漏電（ultra-low leakage，ULL）的產(chǎn)品平臺。

Arm 指出，臺積電 22 納米 ULP / ULL 制程是針對主流行動與物聯(lián)網(wǎng)設(shè)備進行最佳化設(shè)計。不僅能提升基于 Arm 架構(gòu)的 SoC 效能，與臺積電前一代 28 納米 HPC+ 制程平臺相較，更可顯著降低功耗及芯片面積。

Arm 物理設(shè)計事業(yè)群總經(jīng)理 Gus Yeung 表示，這項次世代制程技術(shù)能在更低功耗和更小面積下加入更多功能，且結(jié)合 Artisan 物理 IP 及臺積電的 22 納米 ULP / ULL 制程平臺，在設(shè)計與制造成本方面有優(yōu)勢。雙方將為彼此的合作伙伴，提供立即顯現(xiàn)的每毫瓦運算效能，以及節(jié)省芯片面積方面的利益。

Arm 進一步指出，采用臺積電 22 納米 ULP / ULL 制程技術(shù)的 Artisan 物理 IP，包含晶圓廠贊助提供的內(nèi)存編譯器，針對次世代網(wǎng)路終端運算設(shè)備在低漏電與低功耗的需求達到最佳化狀態(tài)。這些編譯器還附有超高密度與高效能物理 IP 標(biāo)準(zhǔn)元件庫，其中包含功耗管理套件、厚閘極氧化層元件庫等，協(xié)助優(yōu)化低漏電功耗。另外，還提供泛用型 I/O 解決方案，確保達成最大程度的效能、功耗、以及面積（PPA）最佳化。

臺積電設(shè)計建構(gòu)行銷事業(yè)處資深處長 Suk Lee 指出，Artisan 物理 IP 讓臺積電加速設(shè)計定案（tape-out）時程，瞄準(zhǔn)主流物聯(lián)網(wǎng)與行動設(shè)備，加快這些引領(lǐng)業(yè)界的 SoC 上市。延續(xù)臺積電與 Arm 在 28 納米 HPC+ 平臺成功合作的基礎(chǔ)，臺積電與 Arm 攜手大幅降低功耗與面積，為彼此共同的芯片設(shè)計伙伴提供許多機會，在更多設(shè)備呈現(xiàn)更完善的終端運算經(jīng)驗。

Arm 指出，與臺積電 22 納米 ULP / ULL 制程技術(shù)的積極整合時程下，確保滿足 Arm 與臺積電共同的芯片設(shè)計伙伴可在 2018 下半年完成相關(guān)設(shè)計定案。