簡談總線接口

大家好，又到了每日學(xué)習(xí)的時(shí)候了。今天我們來聊一聊總線接口。
一、I2C總線
I2C總線是PHLIPS公司推出的一種串行總線，是具備多主機(jī)系統(tǒng)所需的總線裁決和高低速器件同步功能的高性能串行總線,使用兩根雙向I/O線：SCL（串行時(shí)鐘線）和SDA（串行數(shù)據(jù)線）。 該總線主要是用來連接整體電路(ICS) ，I2C是一種多向控制總線，也就是說多個(gè)芯片可以連接到同一總線結(jié)構(gòu)下，同時(shí)每個(gè)芯片都可以作為實(shí)施數(shù)據(jù)傳輸?shù)目刂圃?。這種方式簡化了信號(hào)傳輸總線。主從之分，可以掛在多個(gè)slave設(shè)備。每一個(gè)I2C總線器件內(nèi)部的SDA、SCL引腳電路結(jié)構(gòu)都是一樣的，引腳的輸出驅(qū)動(dòng)與輸入緩沖連在一起。其中輸出為漏極開路的場效應(yīng)管、輸入緩沖為一只高輸入阻抗的同相器。


這種電路具有兩個(gè)特點(diǎn)：
（1）由于 SDA、SCL 為漏極開路結(jié)構(gòu)，借助于外部的上拉電阻實(shí)現(xiàn)了信號(hào)的“線與”邏輯；
（2）引腳在輸出信號(hào)的同時(shí)還將引腳上的電平進(jìn)行檢測，檢測是否與剛才輸出一致。為 “時(shí)鐘同步”和“總線仲裁”提供硬件基礎(chǔ)。
如果從機(jī)希望主機(jī)降低傳送速度可以通過將SCL主動(dòng)拉低延長其低電平時(shí)間的方法來通知主機(jī)，當(dāng)主機(jī)在準(zhǔn)備下一次傳送發(fā)現(xiàn)SCL的電平被拉低時(shí)就進(jìn)行等待，直至從機(jī)完成操作并釋放SCL線的控制控制權(quán)。這樣以來，主機(jī)實(shí)際上受到從機(jī)的時(shí)鐘同步控制。可見SCL線上的低電平是由時(shí)鐘低電平最長的器件決定；高電平的時(shí)間由高電平時(shí)間最短的器件決定。這就是時(shí)鐘同步，它解決了I2C總線的速度同步問題。

二、SPI總線
SPI(Serial Peripheral Interface--串行外設(shè)接口)總線系統(tǒng)是一種同步串行外設(shè)接口，它可以使MCU與各種外圍設(shè)備以串行方式進(jìn)行通信以交換信息。該接口一般使用4條線。SPI的三個(gè)寄存器為：控制寄存器SPCR，狀態(tài)寄存器SPSR，數(shù)據(jù)寄存器SPDR。
SPI接口是在CPU和外圍低速器件之間進(jìn)行同步串行數(shù)據(jù)傳輸，在主器件的移位脈沖下，數(shù)據(jù)按位傳輸，高位在前，低位在后，為全雙工通信，數(shù)據(jù)傳輸速度總體來說比I2C總線要快，速度可達(dá)到幾Mbps。

SPI總線定義：
（1）MOSI – 主器件數(shù)據(jù)輸出，從器件數(shù)據(jù)輸入
（2）MISO – 主器件數(shù)據(jù)輸入，從器件數(shù)據(jù)輸出
（3）SCLK –時(shí)鐘信號(hào)，由主器件產(chǎn)生,最大為fPCLK/2，從模式頻率最大為fCPU/2
（4）NSS – 從器件使能信號(hào)，由主器件控制,有的IC會(huì)標(biāo)注為CS(Chip select)
在點(diǎn)對(duì)點(diǎn)的通信中，SPI接口不需要進(jìn)行尋址操作，且為全雙工通信，顯得簡單高效。在多個(gè)從器件的系統(tǒng)中，每個(gè)從器件需要獨(dú)立的使能信號(hào)，硬件上比I2C系統(tǒng)要稍微復(fù)雜一些。
SPI接口在內(nèi)部硬件實(shí)際上是兩個(gè)簡單的移位寄存器，傳輸?shù)臄?shù)據(jù)為8位，在主器件產(chǎn)生的從器件使能信號(hào)和移位脈沖下，按位傳輸，高位在前，低位在后。數(shù)據(jù)在SCLK的上升沿上改變，同時(shí)一位數(shù)據(jù)被存入移位寄存器。
SPI有四種工作模式, CPOL和CPHA分別都可以是0或時(shí)1：
CPOL: (Clock Polarity),時(shí)鐘極性。當(dāng)CPOL為0時(shí),時(shí)鐘空閑時(shí)電平為低;當(dāng)CPOL為1時(shí),時(shí)鐘空閑時(shí)電平為高;
CPHA Clock Phase),時(shí)鐘相位。當(dāng)CPHA為0時(shí),時(shí)鐘的上升沿采集數(shù)據(jù)，時(shí)鐘周期的下降沿輸出數(shù)據(jù);當(dāng)CPHA為1時(shí),時(shí)鐘的下降沿采集數(shù)據(jù)，時(shí)鐘周期的上升沿輸出數(shù)據(jù);

三、RS232、RS422、RS485總線
RS232：由電子工業(yè)協(xié)會(huì)(Electronic Industries Association，EIA) 所制定的異步傳輸標(biāo)準(zhǔn)接口。通常 RS-232 接口以9個(gè)引腳 (DB-9) 或是25個(gè)引腳 (DB-25) 的型態(tài)出現(xiàn)，一般個(gè)人計(jì)算機(jī)上會(huì)有兩組 RS-232 接口，分別稱為 COM1 和 COM2。它定義了數(shù)據(jù)終端設(shè)備(DTE)和數(shù)據(jù)通信設(shè)備(DCE)之間的串行連結(jié)。是串行通信接口標(biāo)準(zhǔn)。
RS-422：是平衡電壓數(shù)字接口電路。在相同傳輸線上連接多個(gè)接收節(jié)點(diǎn)，最多可接256個(gè)節(jié)點(diǎn)。即一個(gè)主設(shè)備（Master），其余為從設(shè)備（Slave）。RS-422支持點(diǎn)對(duì)多的雙向通信。是并行通信接口標(biāo)準(zhǔn)。
RS485：是兩線制（多采用屏蔽雙絞線）傳輸。是主從通信方式，即一個(gè)主機(jī)帶多個(gè)從機(jī)。很多情況下，連接RS-485通信鏈路時(shí)只是簡單地用一對(duì)雙絞線將各個(gè)接口的“A”、“B”端連接起來。RS485接口連接器采用DB-9的9芯插頭座，與智能終端RS485接口采用DB-9（孔），與鍵盤連接的鍵盤接口RS485采用DB-9（針）。

RS232、RS422、RS485的區(qū)別：
a.通信距離的不同：
1.RS232最多傳輸15米。
2.RS-422是差模傳輸，抗干擾能力強(qiáng)，能傳1200米。
3.RS485最大的通信距離約為1219m。
b.邏輯表示的不同：
1.RS232使用-12V表示邏輯1，12V表示0，全雙工，最少3條通信線（RX,TX,GND），因?yàn)槭褂媒^對(duì)電壓表示邏輯，由于干擾，導(dǎo)線電阻等原因，通訊距離不遠(yuǎn)。
2.RS422，使用TTL差動(dòng)電平表示邏輯，就是兩根的電壓差表示邏 輯，RS422定義為全雙工的，所以最少要4根通信線（一般額外地多一根地線），一個(gè)驅(qū)動(dòng)器可以驅(qū)動(dòng)最多10個(gè)接收器（即接收器為1/10單位負(fù)載），通訊距離與通訊速率有關(guān)系，一般距離短時(shí)可以使用高速率進(jìn)行通信，速率低時(shí)可以進(jìn)行較遠(yuǎn)距離通信。
3.RS485，絕大部分繼承了422，主要的差別是RS485可以是半雙工的，而且一個(gè)驅(qū)動(dòng)器的驅(qū)動(dòng)能力至少可以驅(qū)動(dòng)32個(gè)接收器（即接收器為1/32單位負(fù)載），當(dāng)使用阻抗更高的接收器時(shí)可以驅(qū)動(dòng)更多的接收器。所以現(xiàn)在大多數(shù)全雙工485驅(qū)動(dòng)/接收器對(duì)都是標(biāo)：RS422/485的，因?yàn)槿p工RS485的驅(qū)動(dòng)/接收器對(duì)一定可以用在RS422網(wǎng)絡(luò)。

四、USB
USB，是英文Universal Serial Bus（通用串行總線）的縮寫，是一個(gè)外部總線標(biāo)準(zhǔn)，用于規(guī)范電腦與外部設(shè)備的連接和通訊。是應(yīng)用在PC領(lǐng)域的接口技術(shù)。USB接口支持設(shè)備的即插即用和熱插拔功能。USB是一種統(tǒng)一的傳輸規(guī)范，但是接口有許多種，最常見的就是咱們電腦上用的那種扁平的，這叫做A型口，里面有4根連線，根據(jù)誰插接誰分為公母接口，一般線上帶的是公口，機(jī)器上帶的是母口。USB信號(hào)使用分別標(biāo)記為D+和D-的雙絞線傳輸，它們各自使用半雙工的差分信號(hào)并協(xié)同工作，以抵消長導(dǎo)線的電磁干擾。


USB1.1是較為普遍的USB規(guī)范，其高速方式的傳輸速率為12Mbps，低速方式的傳輸速率為1.5Mbps（b是bit的意思），1MB/s（兆字節(jié)/秒）=8MBPS（兆位/秒），12Mbps=1.5MB/s。當(dāng)前，大部分MP3為此類接口類型。
USB2.0規(guī)范是由USB1.1規(guī)范演變而來的。它的傳輸速率達(dá)到了480Mbps，折算為MB為60MB/s，足以滿足大多數(shù)外設(shè)的速率要求。USB 2.0中的“增強(qiáng)主機(jī)控制器接口”（EHCI）定義了一個(gè)與USB 1.1相兼容的架構(gòu)。它可以用USB 2.0的驅(qū)動(dòng)程序驅(qū)動(dòng)USB 1.1設(shè)備。也就是說，所有支持USB 1.1的設(shè)備都可以直接在USB 2.0的接口上使用而不必?fù)?dān)心兼容性問題，而且像USB線、插頭等等附件也都可以直接使用。

五、PCI
PCI即Peripheral Component Interconnect，是一種局部并行總線標(biāo)準(zhǔn)。是由ISA總線發(fā)展而來的。從結(jié)構(gòu)上看，PCI是在CPU的供應(yīng)商和原來的系統(tǒng)總線之間插入的一級(jí)總線，具體由一個(gè)橋接電路實(shí)現(xiàn)對(duì)這一層的管理，并實(shí)現(xiàn)上下之間的接口以協(xié)調(diào)數(shù)據(jù)的傳送。
PCI總線是一種樹型結(jié)構(gòu)，并且獨(dú)立于CPU總線，可以和CPU總線并行操作。PCI總線上可以掛接PCI設(shè)備和PCI橋片，PCI總線上只允許有一個(gè)PCI主設(shè)備，其他的均為PCI 從設(shè)備，而且讀寫操作只能在主從設(shè)備之間進(jìn)行，從設(shè)備之間的數(shù)據(jù)交換需要通過主設(shè)備中轉(zhuǎn)。PCI總線結(jié)構(gòu)如下圖所示。


PCI總線是一種同步的獨(dú)立于處理器的32位或64位局部總線，最高工作頻率為33MHz，峰值速度在32位時(shí)為132MB/s，64位時(shí)為264MB/s，總線規(guī)范由PCISIG發(fā)布。ISA總線相比，PCI總線和有如下顯著的特點(diǎn)：
（1）高速性
PCI局部總線以33MHz的時(shí)鐘頻率操作，采用32位數(shù)據(jù)總線，數(shù)據(jù)傳輸速率可高達(dá)132MB/s，遠(yuǎn)超過以往各種總線。另外，PCI總線的主設(shè)備（Master）可與微機(jī)內(nèi)存直接交換數(shù)據(jù)。
（2）即插即用性
PCI板卡的硬件資源則是由微機(jī)根據(jù)其各自的要求統(tǒng)一分配，決不會(huì)有任何的沖突問題。
（3）可靠性
與原先微機(jī)常用的ISA總線相比，PCI總線增加了奇偶校驗(yàn)錯(cuò)（PERR）、系統(tǒng)錯(cuò)（SERR）、從設(shè)備結(jié)束（STOP）等控制信號(hào)及超時(shí)處理等可靠性措施，使數(shù)據(jù)傳輸?shù)目煽啃源鬄樵黾印?br /> （4）復(fù)雜性
PCI總線強(qiáng)大的功能大大增加了硬件設(shè)計(jì)和軟件開發(fā)的實(shí)現(xiàn)難度。硬件上要采用大容量、高速度的CPLD或FPGA芯片來實(shí)現(xiàn)PCI總線復(fù)雜的功能。軟件上則要根據(jù)所用的操作系統(tǒng)，用軟件工具編制支持即插即用功能酶設(shè)備驅(qū)動(dòng)程序。
（5）自動(dòng)配置
當(dāng)PCI插卡插入系統(tǒng)，BIOS將根據(jù)讀到的有關(guān)該卡的信息，結(jié)合系統(tǒng)的實(shí)際情況為插卡分配存儲(chǔ)地址、中斷和某些定時(shí)信息。
（6）共享中斷
PCI總線是采用低電平有效方式，多個(gè)中斷可以共享一條中斷線，而ISA總線是邊沿觸發(fā)方式。
（7）擴(kuò)展性好
由于PCI的設(shè)計(jì)是要輔助現(xiàn)有的擴(kuò)展總線標(biāo)準(zhǔn)，因此與ISA，EISA及MCA總線完全兼容。
（8）多路復(fù)用
在PCI總線中為了優(yōu)化設(shè)計(jì)采用了地址線和數(shù)據(jù)線共用一組物理線路，即多路復(fù)用。PCI接插件尺寸小，又采用了多路復(fù)用技術(shù)，減少了元件和管腳個(gè)數(shù)，提高了效率。
（9）嚴(yán)格規(guī)范
PCI總線對(duì)協(xié)議、時(shí)序、電氣性能、機(jī)械性能等指標(biāo)都有嚴(yán)格的規(guī)定，保證了PCI的可靠性和兼容性。

六、PCIE
PCI-Express(peripheral component interconnect express)是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)。
在概念上，PCI Express總線是較舊的PCI/ PCI-X總線的高速串行替換。PCI Express總線與舊PCI之間的主要區(qū)別之一是總線拓?fù)洹?PCI使用共享并行總線架構(gòu)，其中PCI主機(jī)和所有設(shè)備共享一組通用的地址，數(shù)據(jù)和控制線。 相比之下，PCI Express基于點(diǎn)到點(diǎn)拓?fù)?，單?dú)的串行鏈路將每個(gè)設(shè)備連接到根系統(tǒng)（主機(jī)）。 由于其共享總線拓?fù)?，可以?duì)單個(gè)方向上的PCI總線進(jìn)行仲裁（在多個(gè)主機(jī)的情況下），并且一次限制為一個(gè)主機(jī)。 此外，舊的PCI時(shí)鐘方案將總線時(shí)鐘限制在總線上最慢的外設(shè)（不管總線事務(wù)中涉及的設(shè)備如何）。 相比之下，PCI Express總線鏈路支持任何兩個(gè)端點(diǎn)之間的全雙工通信，同時(shí)跨多個(gè)端點(diǎn)的并發(fā)訪問沒有固有的限制。
在總線協(xié)議方面，PCI Express通信封裝在數(shù)據(jù)包中。打包和解包數(shù)據(jù)和狀態(tài)消息流量的工作由PCI Express端口的事務(wù)層處理，電信號(hào)和總線協(xié)議的根本差異需要使用不同的機(jī)械外形尺寸和擴(kuò)展連接器（因此，需要新的主板和新的適配器板）; PCI插槽和PCI Express插槽不可互換。
在軟件級(jí)別，PCI Express保留與PCI的向后兼容性; 傳統(tǒng)的PCI系統(tǒng)軟件可以檢測和配置較新的PCI Express設(shè)備，而無需顯式支持PCI Express標(biāo)準(zhǔn)，但是新的PCI Express功能無法訪問。兩個(gè)設(shè)備之間的PCI Express鏈路可以由1個(gè)到32個(gè)通道組成。 在多通道鏈路中，分組數(shù)據(jù)在通道上條帶化，并且峰值數(shù)據(jù)吞吐量與整個(gè)鏈路寬度成比例。通道計(jì)數(shù)在設(shè)備初始化期間自動(dòng)協(xié)商，并且可以被任一端點(diǎn)限制。
PCI Express在消費(fèi)者，服務(wù)器和工業(yè)應(yīng)用中運(yùn)行，作為主板級(jí)互連（連接主板外圍設(shè)備），無源背板互連以及作為附加板的擴(kuò)展卡接口。主要應(yīng)用：外部GPU，存儲(chǔ)設(shè)備，群集互連。

七、網(wǎng)口
網(wǎng)口是網(wǎng)絡(luò)的高速發(fā)展已經(jīng)進(jìn)入了G時(shí)代。主要分為千兆網(wǎng)口和百兆網(wǎng)口，千兆網(wǎng)口是向下兼容的，和百兆的網(wǎng)口也可以連接。
RJ45接口是常用的以太網(wǎng)接口，支持10兆和100兆自適應(yīng)的網(wǎng)絡(luò)連接速度，RJ45型網(wǎng)線插頭又稱水晶頭，共有八芯做成，廣泛應(yīng)用于局域網(wǎng)和ADSL寬帶上網(wǎng)用戶的網(wǎng)絡(luò)設(shè)備間網(wǎng)線（稱作五類線或雙絞線）的連接。在具體應(yīng)用時(shí)，RJ45型插頭和網(wǎng)線有兩種連接方法（線序），分別稱作T568A線序和T568B線序。


常見的RJ45接口有兩類：用于以太網(wǎng)網(wǎng)卡、路由器以太網(wǎng)接口等的DTE（數(shù)據(jù)終端設(shè)備）類型和用于交換機(jī)等的DCE（數(shù)字通信設(shè)備）類型。當(dāng)兩個(gè)類型一樣的設(shè)備使用RJ45接口連接通信時(shí)，必須使用交叉線連接。如果DTE類型接口和DTE類型接口相連時(shí)不交叉相連引腳，對(duì)觸的引腳都是數(shù)據(jù)接收（發(fā)送）引腳，不能進(jìn)行通信。另外：一些DCE類型設(shè)備會(huì)和對(duì)方自動(dòng)協(xié)商，此時(shí)連接用直通線或平行線均可。