DSP硬件方面的電磁兼容性

DSP是一個相當(dāng)復(fù)雜、種類繁多并有許多分系統(tǒng)的數(shù)、模混合系統(tǒng)，所以來自外部的電磁輻射以及內(nèi)部元器件之間、分系統(tǒng)之間和各傳輸通道間的竄擾對DSP及其數(shù)據(jù)信息所產(chǎn)生的干擾，己嚴(yán)重地威脅著其工作的穩(wěn)定性、可靠性和安全性。

1. DSP硬件方面的電磁兼容性

電磁兼容性（EMC）包含系統(tǒng)的發(fā)射和敏感度兩方面的問題。假若干擾不能完全消除，也要使干擾減少到最小。如果一個DSP系統(tǒng)符合下面三個條件，則該系統(tǒng)是電磁兼容的。

（1）對其它系統(tǒng)不產(chǎn)生干擾；

（2）對其它系統(tǒng)的發(fā)射不敏感；

（3）對系統(tǒng)本身不產(chǎn)生干擾。

1.1DSP中的干擾主要來源

電磁干擾是通過導(dǎo)體或通過輻射產(chǎn)生的，很多電磁發(fā)射源，如光照、繼電器、DC電機(jī)和日光燈都可引起干擾。AC電源線、互連電纜、金屬電纜和子系統(tǒng)的內(nèi)部電路也都可能產(chǎn)生輻射或接收到不希望的信號。在高速數(shù)字電路中，時鐘電路通常是寬帶噪聲的最大產(chǎn)生源。在快速DSP系統(tǒng)中，這些電路可產(chǎn)生高達(dá)300MHz的諧波失真信號，在系統(tǒng)中應(yīng)該把它們除掉。在數(shù)字電路中，最容易受影響的是復(fù)位線、中斷線和控制線。

1.2DSP中的傳導(dǎo)性干擾

一種最明顯能引起電路噪聲的傳播路徑是經(jīng)過導(dǎo)體。一條穿過噪聲環(huán)境的導(dǎo)線可撿拾噪聲，并把噪聲送到另外電路而引起干擾。設(shè)計人員必須避免導(dǎo)線撿拾噪聲，如噪聲通過電源線進(jìn)入電路后，若電源本身或連接到電源的其它電路是干擾源，則在電源線進(jìn)入電路之前必須對其去耦。

1.3DSP中的共阻抗耦合問題

當(dāng)來自兩個不同電路的電流流經(jīng)一個公共阻抗時就會產(chǎn)生共阻抗耦合。阻抗上的壓降由兩個電路決定。來自兩個電路的地電流流經(jīng)共地阻抗，電路1的地電位被地電流2調(diào)制，噪聲信號或DC補(bǔ)償經(jīng)共地阻抗從電路2耦合到電路1。

1.4DSP中的輻射耦合問題

經(jīng)輻射產(chǎn)生的耦合通稱串?dāng)_。串?dāng)_是由電流流經(jīng)導(dǎo)體時產(chǎn)生的電磁場引起的，電磁場會在鄰近的導(dǎo)體中感應(yīng)出瞬態(tài)電流。

1.5DSP中的輻射現(xiàn)象

輻射有兩種基本類型：差分（DM）和共模（CM）兩種模式。共模輻射或單極天線輻射是由無意的壓降引起的，它使電路中所有的地連接抬高到系統(tǒng)地電位之上。就電場大小而言，CM輻射是比DM輻射更為嚴(yán)重的問題。為使CM輻射最小，必須用切合實際的設(shè)計使共模電流降到零。

1.6影響EMC的因數(shù)

（1）電壓：電源電壓越高，意味著電壓振幅越大而發(fā)射就更多，而低電源電壓影響敏感度。

（2）頻率：高頻信號與周期性信號會產(chǎn)生更多的輻射。在高頻數(shù)字系統(tǒng)中，當(dāng)器件處于開關(guān)狀態(tài)時將產(chǎn)生電流尖峰信號；在模擬系統(tǒng)中，當(dāng)負(fù)載電流變化時也將產(chǎn)生電流尖峰信號。

（3）接地：在電路設(shè)計中，沒有比采用可靠和完美的地線連接方式更重要的事情了，在所有EMC問題中，大部分問題是由不適當(dāng)?shù)慕拥匾鸬摹Ｓ袉吸c、多點和混合三種信號接地方法。

在頻率低于1MHz時可采用單點接地方法；在高頻應(yīng)用中，最好采用多點接地；混合接地是低頻用單點接地和高頻用多點接地方法的結(jié)合。但高頻數(shù)字電路和低電平模擬電路的地回路絕對不能混合。

（4）PCB設(shè)計：適當(dāng)?shù)挠∷㈦娐钒澹?a target="_blank">PCB）布線對防止電磁干擾至關(guān)重要。

（5）電源去耦：當(dāng)器件開關(guān)時，在電源線上會產(chǎn)生瞬態(tài)電流，必須衰減和濾掉這些瞬態(tài)電流，來自高di/dt源的瞬態(tài)電流導(dǎo)致地和線跡“發(fā)射”電壓。高di/dt產(chǎn)生大范圍高頻電流，激勵部件和纜線輻射，流經(jīng)導(dǎo)線的電流變化和電感會導(dǎo)致壓降，減小電感或電流隨時間的變化可使該壓降最小。

1.7DSP的硬件降噪技術(shù)

1.7.1板結(jié)構(gòu)、線路安排方面的降噪技術(shù)

（1）采用地和電源平板；

（2）平板面積要大，以便為電源去耦提供低阻抗；

（3）使表面導(dǎo)體最少；

（4）采用窄線條（4到8密耳）以增加高頻阻尼和降低電容耦合；

（5）分開數(shù)字、模擬、接收器、發(fā)送器地/電源線；

（6）根據(jù)頻率和類型分隔PCB上的電路；

（7）不要切痕PCB，切痕附近的線跡可能導(dǎo)致不希望的環(huán)路；

（8）采用疊層結(jié)構(gòu)是對大多數(shù)信號整體性問題和EMC問題的最好防范措施，它能夠做到對阻抗的有效控制，其內(nèi)部的走線可形成易懂和可預(yù)測的傳輸線結(jié)構(gòu)。且要密封電源和地板層之間的線跡；

（9）保持相鄰激勵線跡之間的間距大于線跡的寬度以使串?dāng)_最小；

（10）時鐘信號環(huán)路面積應(yīng)盡量小；

（11）高速線路和時鐘信號線要短且要直接連接；

（12）敏感的線跡不要與傳輸高電流快速開關(guān)轉(zhuǎn)換信號的線跡并行；

（13）不要有浮空數(shù)字輸入，以防止不必要的開關(guān)轉(zhuǎn)換和噪聲產(chǎn)生；

（14）避免在晶振和其它固有噪聲電路下面有供電線跡；

（15）相應(yīng)的電源、地、信號和回路線跡要平行布景，以消除噪聲；

（16）使時鐘線、總線和片使能端與輸入/輸出線和連接器分隔開來；

（17）使路線時鐘信號與I/O信號處于正交位置；

（18）為使串?dāng)_最小，線跡用直角交叉和散置地線；

（19）保護(hù)關(guān)鍵線跡（用4密耳到8密耳線跡以使電感最小，路線緊靠地板層，板層之間夾層結(jié)構(gòu)，保護(hù)夾層的每一邊都有地）。

1.7.2采用濾波技術(shù)降噪方法

（1）對電源線和所有進(jìn)入PCB的信號進(jìn)行濾波，在IC的每一個點引腳處用高頻低電感陶瓷電容（14MHz用0.1mF，超過15MHz用0.01mF）進(jìn)行去耦；

（2）旁路模擬電路的所有電源供電和基準(zhǔn)電壓引腳；

（3）旁路快速開關(guān)器件；

（4）在器件引線處對電源/地去耦；

（5）用多級濾波來衰減多頻段電源噪聲；

（6）把晶振安裝嵌入到板上并且接地；

（7）在適當(dāng)?shù)牡胤郊悠帘危?/p>

（8）安排鄰近地線緊靠信號線，以便更有效地阻止出現(xiàn)新的電場；

（9）把去耦線驅(qū)動器和接收器適當(dāng)?shù)胤胖迷诰o靠實際的I/O接口處，這可降低PCB與其它電路的耦合，并使輻射和敏感度降低；

（10）對有干擾的引線進(jìn)行屏蔽和絞在一起，以消除PCB上的相互耦合；

（11）在感性負(fù)載上加箝位二極管。

2. DSP軟件設(shè)計時應(yīng)采取的措施

軟件方面的干擾主要表現(xiàn)在以下幾個方面：

（1）不正確的算法產(chǎn)生錯誤的結(jié)果，最主要的原因是由于計算機(jī)處理器中的程序指數(shù)運(yùn)算是近似計算，產(chǎn)生的結(jié)果有時有較大的誤差，容易產(chǎn)生誤動作；

（2）由于計算機(jī)的精度不高，而加減法運(yùn)算時要對階，大數(shù)“吃掉”了小數(shù)，產(chǎn)生了誤差積累，導(dǎo)致下溢的出現(xiàn)，也是噪聲的來源之一；

（3）由于硬件方面的干擾引起的計算機(jī)出現(xiàn)的諸如：程序計數(shù)器PC值變化、數(shù)據(jù)采集誤差增大、控制狀態(tài)失靈、RAM數(shù)據(jù)受干擾發(fā)生變化以及系統(tǒng)出現(xiàn)“死鎖”等現(xiàn)象。

2.1采用攔截失控程序的方法

（1）在程序設(shè)計時應(yīng)多采用單字節(jié)指令，并在關(guān)鍵處插入一些空操作指令，或?qū)⒂行巫止?jié)指令重復(fù)幾次，這樣可保護(hù)其后的指令不被拆散，使程序運(yùn)行走上正軌；

（2）加入軟件陷阱：當(dāng)PC值失控使程序失控后，CPU進(jìn)入非程序區(qū)，這時可用一條引導(dǎo)指令，強(qiáng)迫程序進(jìn)入初始入口狀態(tài)，進(jìn)入程序區(qū)，可每隔一段設(shè)置一個陷阱；

（3）軟件復(fù)位：當(dāng)程序“走飛”時，運(yùn)行監(jiān)視系統(tǒng)，使系統(tǒng)自動復(fù)位而重新初始化。

2.2設(shè)立標(biāo)志判斷

定義某單元為標(biāo)志，在模塊主程序中把該單元的值設(shè)為某個特征值，然后在主程序的最后判斷該單元的值是否不變，若不同了則說明有誤，程序就轉(zhuǎn)入錯誤處理子程序。

2.3增加數(shù)據(jù)安全備份

重要的數(shù)據(jù)用兩個以上的存儲區(qū)存放，還可以用大容量的外部RAM，將數(shù)據(jù)作備份。永久性數(shù)據(jù)制成表格固化在EPROM中，這樣既能防止數(shù)據(jù)和表格遭破壞，又能保證程序邏輯混亂時不將數(shù)據(jù)當(dāng)指令去運(yùn)行。

3. 利用EDA工具設(shè)計時注意的關(guān)鍵因素

高速數(shù)字電路的設(shè)計一方面需要設(shè)計人員的經(jīng)驗，另一方面需要優(yōu)秀的EDA工具的支持，EDA軟件己走向了多功能、智能化。隨著球柵陣列封裝的高密度單芯片、高密度連接器、微孔內(nèi)建技術(shù)以及3D板在印刷電路板設(shè)計中的應(yīng)用，布局和布線已越來越一體化了，并成為了設(shè)計過程的重要組成部分。

自動布局和自由角度布線等軟件技術(shù)已漸漸成為解決這類高度一體化問題的重要方法，利用此類軟件能在規(guī)定時間范圍內(nèi)設(shè)計出可制造的電路板。在目前，由于產(chǎn)品上市時間越來越短，手動布線極為耗時，己不能適應(yīng)要求。因此，現(xiàn)在要求布局布線工具具有自動布線功能，以快速響應(yīng)市場對產(chǎn)品設(shè)計提出的更高要求。

3.1自動布線技術(shù)

由于要考慮電磁兼容（EMC）及電磁干擾、串?dāng)_、信號延遲和差分對布線等高密度設(shè)計因素，布局布線的約束條件每年都在增加。在幾年前，一般的電路板僅需6個差分對來進(jìn)行布線，而現(xiàn)在則需600對。在一定時間內(nèi)僅依賴手動布線來實現(xiàn)這600對布線是不可能的，因此自動布線工具是必不可少的。

盡管與幾年前相比，當(dāng)今設(shè)計中的節(jié)點（net）數(shù)目沒有大的改變，只是硅片復(fù)雜性有所增加，但是設(shè)計中重要節(jié)點的比例大大增加了。當(dāng)然，對于某些特別重要的節(jié)點，要求布局布線工具能夠加以區(qū)分，但無需對每個管腳或節(jié)點都加以限制。

3.2采用自由角度布線技術(shù)應(yīng)注意的方法

隨著單片器件上集成功能的增加，其輸出管腳數(shù)目也大大增加了，但其封裝尺寸并沒隨之?dāng)U大，再加上管腳間距和阻抗因素的限制，這類器件必須采用更細(xì)的線寬。同時，由于產(chǎn)品尺寸的總體減小，意味著用于布局布線的空間也大大減小了。在某些DSP產(chǎn)品中，底板的大小與其上的器件大小相差無幾，元器件占據(jù)的板面積高達(dá)80%。

某些高密度元器件管腳交錯，即使采用具45°布線功能的工具也無法進(jìn)行自動布線。而自由角度布線工具具有大的靈活性，能最大限度地提高布線密度；它的拉緊（pull-TIght）功能使每個節(jié)點在布線后自動縮短，以適應(yīng)空間要求；它能大大降低信號延遲，同時降低平行路徑數(shù)，有助于避免串?dāng)_的產(chǎn)生。

利用自由角度布線技術(shù)能使設(shè)計具有可制造性，并且設(shè)計的電路性能良好。

3.3對高密度器件應(yīng)采用的技術(shù)

最新的高密度系統(tǒng)級芯片采用BGA或COB封裝，管腳間距日益減小，球間距已低至1mm，并且還會繼續(xù)降低。這樣就導(dǎo)致封裝件信號線不可能采用傳統(tǒng)布線工具來引出。目前有兩種方法可解決這個問題：

（1）通過球下面的孔，將信號線從下層引出；

（2）采用極細(xì)布線和自由角度布線，在球柵陣列中找出一條引線通道。對高密度器件而言，采用寬度和空間極小的布線方式是唯一可行的方法，因為只有這樣，才能保證較高的成品率?，F(xiàn)代的布線技術(shù)也要求能自動地應(yīng)用這些約束條件。自由布線方法可減少布線層數(shù)，降低產(chǎn)品成本。同時也意味著在成本不變的情況下，可以增加一些接地層和電源層來提高信號的完整性和EMC性能。

3.4采用其它新的電路板設(shè)計、制作技術(shù)

微孔等離子蝕刻技術(shù)在DSP中的多層板工藝制作中的應(yīng)用，大大提高了布局、布線工具的性能。應(yīng)用等離子蝕刻法在路徑寬度內(nèi)添加一個新孔，不會導(dǎo)致底板本身及制造成本的增加，因為，采用等離子蝕刻法制作一千個孔的成本與制作一個孔的成本一樣低廉。這就要求布線工具具有更大的靈活性，它必須能夠應(yīng)用不同的約束條件，適應(yīng)不同的微孔和構(gòu)建技術(shù)的要求。

元器件密度的不斷增加也對布局設(shè)計產(chǎn)生了影響，布局布線工具總是假設(shè)板上有足夠的空間讓元器件釋放機(jī)來釋放表面，以便安裝新的元器件，且不會對板上已有元器件產(chǎn)生影響。

但是元器件順序放置會產(chǎn)生這樣一個問題，即每當(dāng)放置一個新的元器件后，板上每個元器件的最佳位置都會發(fā)生改變。這就是布局設(shè)計過程的自動化程度低而人工干預(yù)程度高的原因。

盡管目前的布局工具對依次布局的元器件數(shù)沒什么限制，但是某些技術(shù)人員認(rèn)為布局工具用于依次布局時實際上是受到限制的，這個限制大約為500個元器件。

還有一些技術(shù)人員認(rèn)為當(dāng)在一個板上放置的元器件多達(dá)4000個時，會產(chǎn)生很大的問題。同順序算法技術(shù)相比，并行布局技術(shù)能實現(xiàn)更好的自動布局效果。