關(guān)于基于PC104的高低壓時(shí)序信號(hào)監(jiān)測(cè)系統(tǒng)

0 引言

隨著現(xiàn)代科技的發(fā)展，航天系統(tǒng)、武器裝備等領(lǐng)域?qū)ο到y(tǒng)可靠性要求與日俱增[1-3]。為保證嵌入式控制系統(tǒng)的可靠性，針對(duì)嵌入式控制系統(tǒng)的測(cè)試尤為重要。針對(duì)系統(tǒng)重要的控制信號(hào)的檢測(cè)及分析，直接關(guān)系到整個(gè)控制系統(tǒng)功能的正確性及安全性，同時(shí)在系統(tǒng)研究及生產(chǎn)領(lǐng)域發(fā)揮著十分重要的作用，并且不同嵌入式控制系統(tǒng)的輸出信號(hào)的能力及狀態(tài)不同。因此，時(shí)序信號(hào)監(jiān)測(cè)系統(tǒng)的小型化、智能化、通用化是亟待解決的重要課題。

PC104是一種嵌入式計(jì)算機(jī)平臺(tái)，與PC兼容，具有靈活的可擴(kuò)展性，其尺寸小、功能強(qiáng)的特點(diǎn)非常適合嵌入式系統(tǒng)的應(yīng)用[4，5]。本文基于PC104架構(gòu)搭建了小型化的時(shí)序信號(hào)監(jiān)測(cè)系統(tǒng)，以運(yùn)放AD620實(shí)現(xiàn)外界時(shí)序信號(hào)的處理及轉(zhuǎn)化，以國(guó)產(chǎn)BQV300 FPGA完成數(shù)字信號(hào)數(shù)據(jù)的采集，通過(guò)ISA總線完成數(shù)據(jù)到主控設(shè)備的傳輸，使用國(guó)產(chǎn)SPARC V8處理器完成信號(hào)的解析處理。時(shí)序信號(hào)監(jiān)測(cè)系統(tǒng)對(duì)外提供網(wǎng)絡(luò)通信模塊及異步串口通信模塊。用戶可以根據(jù)需要，實(shí)現(xiàn)數(shù)據(jù)與主機(jī)之間的通信，最終在上位機(jī)軟件對(duì)各項(xiàng)時(shí)序信號(hào)進(jìn)行實(shí)時(shí)監(jiān)測(cè)及處理。

1 系統(tǒng)整體設(shè)計(jì)

本文從硬件設(shè)計(jì)、軟件設(shè)計(jì)等方面闡述高低壓時(shí)序信號(hào)監(jiān)測(cè)系統(tǒng)的整體設(shè)計(jì)構(gòu)架。

1.1 硬件組成

高低壓時(shí)序信號(hào)監(jiān)測(cè)系統(tǒng)可以進(jìn)行定制化組合。主要由主控單元模塊、高低壓測(cè)量模塊、電源模塊、測(cè)試電纜等組成。高低壓時(shí)序測(cè)量模塊可隨意增減，每個(gè)高低壓測(cè)量模塊可以20路信號(hào)測(cè)量，以100路為例，硬件組成框架如圖1所示。

測(cè)量系統(tǒng)各個(gè)模塊采用標(biāo)準(zhǔn)PC104結(jié)構(gòu)設(shè)計(jì)，通過(guò)ISA總線進(jìn)行主控計(jì)算機(jī)及高低壓時(shí)序采集模塊的信息通信，其功能可實(shí)現(xiàn)對(duì)電壓信號(hào)脈沖及恒流信號(hào)脈沖的測(cè)量。

1.2 功能設(shè)計(jì)

1.2.1 主控模塊功能

主控計(jì)算機(jī)模塊是整個(gè)時(shí)序監(jiān)測(cè)系統(tǒng)的對(duì)內(nèi)對(duì)外控制中心。其主要由CPU、SDRAM、ISA總線轉(zhuǎn)換、Flash、以太網(wǎng)、擴(kuò)展UART、PWM、總線驅(qū)動(dòng)、電源變換等9個(gè)功能子模塊組成。

主控計(jì)算機(jī)模塊是面向控制應(yīng)用，采用國(guó)產(chǎn)化SPARC V8處理器而研制的一種兼容PC/104規(guī)范的嵌入式計(jì)算機(jī)模塊。該模塊采用國(guó)產(chǎn)SPARC-V8處理器BM3110，支持VxWorks操作系統(tǒng)，對(duì)外提供交互支持。設(shè)計(jì)采用PC104主從模式控制模式，對(duì)內(nèi)與高低壓信號(hào)采集模塊進(jìn)行實(shí)時(shí)的數(shù)據(jù)傳輸，對(duì)外提供多元的交互通信通道，供操作者獲取采樣數(shù)據(jù)信息，具體結(jié)構(gòu)如圖2所示。

主控模塊通過(guò)FPGA擴(kuò)展接口輸出，支持PC104總線16/8位模式，實(shí)現(xiàn)了128 MB SDRAM和256 MB Flash存儲(chǔ)器，3路RS232串行通信接口，2路可冗余備份10 M/100 M自適應(yīng)以太網(wǎng)接口。支持VxWorks操作系統(tǒng)，實(shí)現(xiàn)了TFFS文件系統(tǒng)。在整個(gè)時(shí)序信號(hào)監(jiān)測(cè)系統(tǒng)起著信息數(shù)據(jù)承上啟下的作用，是整個(gè)系統(tǒng)的核心模塊。

1.2.2 從設(shè)備模塊功能

高低壓信號(hào)采集模塊是整個(gè)測(cè)試系統(tǒng)的功能機(jī)理實(shí)現(xiàn)模塊，作為從設(shè)備實(shí)現(xiàn)20路模擬信號(hào)轉(zhuǎn)化采集測(cè)量功能。本模塊由繼電器控制板卡測(cè)量模式轉(zhuǎn)化，通過(guò)運(yùn)放調(diào)理電路對(duì)信號(hào)進(jìn)行放大和轉(zhuǎn)換，光耦隔離電路進(jìn)行信號(hào)隔離，國(guó)產(chǎn)FPGA電路實(shí)現(xiàn)時(shí)序信號(hào)處理、存儲(chǔ)和傳輸。

限于空間、體積的要求，設(shè)計(jì)實(shí)現(xiàn)兩塊板卡組成PC104高低壓時(shí)序測(cè)量模塊，原理框圖如圖3所示。模塊分為數(shù)字電路板卡及模擬電路板卡，兩塊板卡之間信號(hào)通過(guò)接插件連接。模擬電路板卡主要為模擬電路，核心器件包括繼電器、放大電路、基準(zhǔn)電路、比較器，主要功能為實(shí)現(xiàn)信號(hào)切換和處理功能。數(shù)字電路板卡主要為數(shù)字電路，核心器件為FPGA、光耦、電源模塊，主要提供信號(hào)控制及與PC104主板通信接口功能。

模擬電路板卡在硬件上主要?jiǎng)澐譃樾盘?hào)采集切換電路、信號(hào)處理電路及信號(hào)接口電路。其中，信號(hào)采集切換電路接收外部信號(hào)，可以根據(jù)數(shù)字電路板卡發(fā)送的信號(hào)完成高/低壓信號(hào)電路的切換；信號(hào)調(diào)理電路，包括信號(hào)運(yùn)放電路、基準(zhǔn)電路、比較電路，實(shí)現(xiàn)信號(hào)的過(guò)濾處理，轉(zhuǎn)換成符合數(shù)字電路要求的波形輸出；信號(hào)接口電路實(shí)現(xiàn)數(shù)字電路板卡與模擬電路板卡之間的信號(hào)通路，獲得數(shù)字電路板卡電源模塊產(chǎn)生的供電信號(hào)，接收數(shù)字電路板卡傳輸過(guò)來(lái)的切換控制信號(hào)，發(fā)送采集到的波形信號(hào)。

數(shù)字電路板卡硬件上主要?jiǎng)澐譃殡娫茨K電路、FPGA相關(guān)電路、隔離電路、PC104總線接口電路和信號(hào)接口電路。電源模塊接收外部電源信號(hào)，轉(zhuǎn)換成板卡各個(gè)模塊需要有效電源信號(hào)，完成模擬電路板卡及數(shù)字電路板卡上器件的供電；隔離電路則完成模擬信號(hào)到數(shù)字信號(hào)的隔離工作，供FPGA處理；FPGA相關(guān)電路，完成FPGA周?chē)盘?hào)的輸入、輸出，F(xiàn)PGA則實(shí)現(xiàn)所有信號(hào)的處理解析；PC104總線接口模塊負(fù)責(zé)PC104總線信號(hào)的傳輸，完成PC104高低壓時(shí)序板卡與PC104主控板卡之間的交互，實(shí)現(xiàn)主控板卡對(duì)測(cè)量板卡的控制及波形信息的采集；信號(hào)接口電路功能同模擬電路上的信號(hào)接口電路，負(fù)責(zé)電源信號(hào)、控制信號(hào)、波形信號(hào)在兩個(gè)板卡之間的傳輸。

1.3 軟件設(shè)計(jì)

信號(hào)監(jiān)控系統(tǒng)分為下位機(jī)軟件及上位機(jī)軟件設(shè)計(jì)，通過(guò)數(shù)據(jù)傳輸協(xié)議進(jìn)行數(shù)據(jù)交互，完成整套監(jiān)控系統(tǒng)功能輸出。

1.3.1 下位機(jī)軟件設(shè)計(jì)

下位機(jī)采用VxWorks嵌入式操作系統(tǒng)作為開(kāi)發(fā)環(huán)境，因此設(shè)計(jì)思路采用黑箱實(shí)現(xiàn)采集解析功能，通過(guò)對(duì)外通信接口向上位機(jī)發(fā)送最終數(shù)據(jù)，盡量減少上位機(jī)的工作。為了簡(jiǎn)化功能，采用模塊化設(shè)計(jì)，其主要由自檢功能模塊、信號(hào)采集模塊、數(shù)據(jù)存儲(chǔ)模塊、數(shù)據(jù)交互模塊組成。這樣不僅簡(jiǎn)化了設(shè)計(jì)流程，同時(shí)增強(qiáng)軟件的健壯性[6]。具體軟件流程如圖4所示。

下位機(jī)軟件上電啟動(dòng)后首先對(duì)整個(gè)系統(tǒng)進(jìn)行自檢測(cè)試。若自檢失敗，則發(fā)送自檢錯(cuò)誤幀到上位機(jī)進(jìn)行報(bào)警；若自檢正常，則進(jìn)行系統(tǒng)功能配置，開(kāi)始數(shù)據(jù)采集；當(dāng)采集到有效數(shù)據(jù)時(shí)備份到文件系統(tǒng)，同時(shí)發(fā)送數(shù)據(jù)到上位機(jī)。

1.3.2 上位機(jī)軟件設(shè)計(jì)

上位機(jī)為用戶提供顯示界面。根據(jù)通信接口獲取下位機(jī)采集處理后的測(cè)量數(shù)據(jù)幀信息，并且逐條解析，根據(jù)數(shù)據(jù)協(xié)議提取關(guān)鍵信息，并實(shí)時(shí)顯示到顯示終端供用戶分析。同時(shí)，上位機(jī)可以及時(shí)匯報(bào)時(shí)序監(jiān)控系統(tǒng)狀態(tài)信息，進(jìn)行實(shí)時(shí)預(yù)警。具體流程圖如圖5所示。

1.3.3 交互協(xié)議設(shè)計(jì)

由于下位機(jī)主控計(jì)算機(jī)模塊提供多種通信接口，因此上位機(jī)可以根據(jù)實(shí)際硬件選擇。本設(shè)計(jì)采用網(wǎng)絡(luò)接口，使用UDP協(xié)議進(jìn)行數(shù)據(jù)傳輸。為保證數(shù)據(jù)傳輸可靠，在UDP有效數(shù)據(jù)段增加可靠性設(shè)計(jì)。具體幀格式為：幀頭、幀類(lèi)型、數(shù)據(jù)字段、校驗(yàn)、幀尾。下位機(jī)發(fā)送數(shù)據(jù)幀到上位機(jī)后，有上位機(jī)軟件獲取到一條UDP數(shù)據(jù)后，首先要檢查數(shù)據(jù)校驗(yàn)是否正確，當(dāng)確定為一條有效幀后，根據(jù)幀類(lèi)型判斷當(dāng)前幀數(shù)據(jù)內(nèi)容格式，提取有效數(shù)據(jù)字段，進(jìn)而做相應(yīng)的處理。

2 性能

PC104的高低壓時(shí)序信號(hào)監(jiān)測(cè)系統(tǒng)產(chǎn)品成熟后，本文分別對(duì)不同閾值參數(shù)的高壓信號(hào)及低壓信號(hào)進(jìn)行脈寬測(cè)試，測(cè)試結(jié)果如表1、表2所示。

該產(chǎn)品恒壓信號(hào)測(cè)量閾值范圍在20 V~36 V，測(cè)量精度在1%；恒流信號(hào)測(cè)量閾值在10 mA~200 mA，測(cè)量精度可以控制在2%以內(nèi)，滿足大多數(shù)控制系統(tǒng)應(yīng)用信號(hào)要求。產(chǎn)品經(jīng)過(guò)一定量級(jí)的環(huán)境試驗(yàn)及壓力測(cè)試，測(cè)量的穩(wěn)定性和一致性較高。

3 結(jié)語(yǔ)

本文提出一種基于PC104系統(tǒng)結(jié)構(gòu)設(shè)計(jì)的高低壓時(shí)序信號(hào)監(jiān)測(cè)系統(tǒng)，其具有可擴(kuò)展化、小型化、模塊化等特點(diǎn)。其硬件資源豐富，支持多任務(wù)和VxWorks嵌入式實(shí)時(shí)操作系統(tǒng)，速度快、精度高、功能強(qiáng)大，可以有效運(yùn)行采集信號(hào)處理算法，提高了系統(tǒng)的可靠性。通過(guò)利用FPGA、SOC等先進(jìn)電子元器件實(shí)現(xiàn)了較高的集成度，在保證實(shí)時(shí)性和可靠性的情況下，有效地減少了系統(tǒng)功耗，降低了成本。