簡述Arria10接口JESD204B的與ADI9144性能
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
Altera
+關(guān)注
關(guān)注
37文章
772瀏覽量
153670 -
JESD204B
+關(guān)注
關(guān)注
5文章
72瀏覽量
19067
發(fā)布評論請先 登錄
相關(guān)推薦
jesd204b
我最近嘗試用arria 10 soc實現(xiàn)與ad9680之間的jesd204B協(xié)議，看了很多資料，卻依然感覺無從下手，不知道哪位大神設(shè)計過此協(xié)議，希望可以請教一番，在此先謝過。
發(fā)表于 12-13 12:47
JESD204B的系統(tǒng)級優(yōu)勢
作者：Sureena Gupta如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計，沒準聽說過新術(shù)語“JESD204B”。我在工作中看到過很多工程師詢問有關(guān) JESD204B 接口的信息以及它如何同
發(fā)表于 09-18 11:29
串行LVDS和JESD204B的對比
作者：George Diniz，ADI公司高速數(shù)據(jù)轉(zhuǎn)換器部產(chǎn)品線總監(jiān)JESD204B簡介開發(fā)串行接口業(yè)界標準JESD204A的目的在于解決以高效率且省錢的方式互連最新寬帶數(shù)據(jù)轉(zhuǎn)換器與其
發(fā)表于 05-29 05:00
JESD204B串行接口時鐘的優(yōu)勢
摘要 隨著數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率越來越高，JESD204B 串行接口已經(jīng)越來越多地廣泛用在數(shù)模轉(zhuǎn)換器上，其對器件時鐘和同步時鐘之間的時序關(guān)系有著嚴格需求。本文就重點講解了JESD204B 數(shù)模轉(zhuǎn)換器
發(fā)表于 06-19 05:00
如何讓JESD204B在FPGA上工作？FPGA對于JESD204B需要多少速度？
的模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)支持最新的JESD204B串行接口標準，出現(xiàn)了FPGA與這些模擬產(chǎn)品的最佳接口方式問題。FPGA一直支持千兆串行/解串(SERDES)收發(fā)器。然而在過去，大多數(shù)ADC
發(fā)表于 04-06 09:46
JESD204B協(xié)議有什么特點？
在使用最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計系統(tǒng)時，我已知道了很多有關(guān) JESD204B 接口標準的信息，這些器件使用該協(xié)議與 FPGA 通信。那么在解決 ADC 至 FPGA
發(fā)表于 04-06 06:53
如何去實現(xiàn)JESD204B時鐘？
JESD204B數(shù)模轉(zhuǎn)換器的時鐘規(guī)范是什么？JESD204B數(shù)模轉(zhuǎn)換器有哪些優(yōu)勢？如何去實現(xiàn)JESD204B時鐘？
發(fā)表于 05-18 06:06
JESD204B協(xié)議介紹
在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計系統(tǒng)時，我已知道了很多有關(guān) JESD204B 接口標準的信息，這些器件使用該協(xié)議與 FPGA 通信。此外，我還在 E2E 上的該
發(fā)表于 11-21 07:02
JESD204B的優(yōu)勢
如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計，沒準聽說過新術(shù)語“JESD204B”。我在工作中看到過很多工程師詢問有關(guān) JESD204B 接口的信息以及它如何同 FPGA 協(xié)作。他們特別感興趣
發(fā)表于 11-23 06:35
JESD204B標準及演進歷程
在從事高速數(shù)據(jù)擷取設(shè)計時使用FPGA的人大概都聽過新JEDEC標準「JESD204B」的名號。近期許多工程師均聯(lián)絡(luò)德州儀器，希望進一步了解 JESD204B 接口，包括與FPGA如何互動、JE
發(fā)表于 11-18 02:57
?1.4w次閱讀
Validating ADI Converters Inter-operability with Xilinx FPGA and JESD204B/C IP
Validating ADI Converters Inter-operability with Xilinx FPGA and JESD204B/C IP
發(fā)表于 02-19 16:05
?11次下載
JESD204B時鐘網(wǎng)絡(luò)原理概述
明德?lián)P的JESD204B采集卡項目綜合上板后，可以使用上位機通過千兆網(wǎng)來配置AD9144和AD9516板卡，實現(xiàn)高速ad采集。最終可以在示波器和上位機上采集到設(shè)定頻率的正弦波。本文重點介紹JESD204B時鐘網(wǎng)絡(luò)。
使用JESD204B接口的AD9144高速DA轉(zhuǎn)換模塊參數(shù)設(shè)定（私人總結(jié)版）
本文為明德?lián)P原創(chuàng)文章，轉(zhuǎn)載請注明出處！ 由于AD9144是高速DA轉(zhuǎn)換模塊，轉(zhuǎn)換速率可以達到2.5G，可以滿足普通的DA數(shù)據(jù)接口。為了匹配高速AD/DA轉(zhuǎn)換，JESD204B接口就應(yīng)運
工商網(wǎng)監(jiān)
評論