聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
Altera
+關(guān)注
關(guān)注
37文章
774瀏覽量
153809 -
HLS
+關(guān)注
關(guān)注
1文章
128瀏覽量
23996
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
FPGA的高級(jí)學(xué)習(xí)計(jì)劃
第一階段Verilog HDL高級(jí)編碼;Modelsim、Debussy仿真工具及Synplify pro綜合工具的使用技巧;建立HDL設(shè)計(jì)與電路實(shí)體間的對(duì)應(yīng)關(guān)系;Verilog HD
發(fā)表于 09-13 20:07
stm32 SPI讀寫(xiě)儲(chǔ)存卡簡(jiǎn)述操作分析
stm32 SPI讀寫(xiě)儲(chǔ)存卡(MicroSD TF卡)簡(jiǎn)述操作分析1.上電以后儲(chǔ)存卡的初始化2.如何進(jìn)行讀寫(xiě)3.下面是具體的過(guò)程簡(jiǎn)述花了較長(zhǎng)的時(shí)間,來(lái)弄讀寫(xiě)儲(chǔ)存卡(大部分教程講的比較全但是不是很容易
發(fā)表于 08-20 06:38
簡(jiǎn)述開(kāi)發(fā)工具生成的代碼結(jié)構(gòu)
文章目錄1.前言2.開(kāi)發(fā)工具3.簡(jiǎn)述開(kāi)發(fā)工具生成的代碼結(jié)構(gòu)3.1 main.c簡(jiǎn)析3.2 代碼運(yùn)行流程以及HAL庫(kù)的調(diào)用結(jié)構(gòu)3.2.1 HAL_Init()3.2.2
發(fā)表于 08-24 07:34
TW-X53單片機(jī)與MCGS組態(tài)綜合實(shí)驗(yàn)系統(tǒng)簡(jiǎn)述
TW-X53 單片機(jī)與MCGS組態(tài)綜合實(shí)驗(yàn)系統(tǒng)一、適用專業(yè)適用于研究生、本科、大專、職業(yè)技術(shù)學(xué)院及其中等專業(yè)技術(shù)學(xué)校的信息通信技術(shù)、應(yīng)用電子技術(shù)、機(jī)電一體化、微機(jī)應(yīng)用、數(shù)控技術(shù)、自動(dòng)化、計(jì)算機(jī)
發(fā)表于 09-10 06:09
BDTI研究認(rèn)證以DSP為核心的FPGA設(shè)計(jì)的高級(jí)綜合流程
近年來(lái),高級(jí)綜合工具已成為在設(shè)計(jì)方案中使用或希望使用FPGA的工程師的必殺技。這種工具以應(yīng)用的高級(jí)表示法(比如用C語(yǔ)言或MATLAB的M語(yǔ)言
發(fā)表于 02-25 00:02
?36次下載
基于Synplify的FPGA高級(jí)綜合設(shè)計(jì)
Synplify /Synplify Pro簡(jiǎn)介 綜合工具在FPGA的設(shè)計(jì)中非常重要,類似于C語(yǔ)言的編譯器將C語(yǔ)言翻譯成機(jī)器能執(zhí)行的代碼,綜合工具將HDL描述的語(yǔ)句轉(zhuǎn)換為EDA
發(fā)表于 03-30 10:15
?164次下載
基于BDTI研究認(rèn)證以D S P為核心的高級(jí)綜合工具
近年來(lái),高級(jí)綜合工具已成為在設(shè)計(jì)方案中使用或希望使用FPGA的工程師的必殺技。這種工具以應(yīng)用的高級(jí)表示法(比如用C語(yǔ)言或MATLAB的M語(yǔ)言
發(fā)表于 11-25 01:16
?1301次閱讀
簡(jiǎn)述數(shù)字信號(hào)處理及其matlab實(shí)現(xiàn)
簡(jiǎn)述數(shù)字信號(hào)處理及其matlab實(shí)現(xiàn)
發(fā)表于 10-18 10:52
?0次下載
基于智能電網(wǎng)的綜合通信系統(tǒng)簡(jiǎn)述
電子發(fā)燒友網(wǎng)站提供《基于智能電網(wǎng)的綜合通信系統(tǒng)簡(jiǎn)述.pdf》資料免費(fèi)下載
發(fā)表于 10-26 11:43
?0次下載
評(píng)論