Arm和三星代工廠攜手推進(jìn)7nm先進(jìn)工藝

在超深亞微米工藝節(jié)點(diǎn)創(chuàng)新方面已合作多年的 Arm與三星代工廠宣布雙方合作之旅的新里程碑：為期待已久的極紫外 (EUV)光刻技術(shù)，提供首款 7LPP (7nm Low Power Plus)和5LPE (5nm Low Power Early)庫面市。這是 Arm與三星代工廠12 年成功合作旅程的最新成果，雙方從 65nm工藝開始不斷推出新技術(shù)和產(chǎn)品庫，利用Arm獨(dú)特的IP集成能力，三星代工廠可使用Arm物理和處理器IP驗證其最頂級節(jié)點(diǎn)的設(shè)計就緒狀態(tài)。

三星代工廠的EUV特性和優(yōu)點(diǎn)

EUV是芯片設(shè)計的重要變革。它可降低7nm設(shè)計實施的復(fù)雜性。制造商可將三個或四個光刻層變?yōu)橐粋€光刻層，并將多個圖層變成單個圖層，從而大大縮短處理周期時間，縮小芯片尺寸。此外，由于采用比多色圖層更嚴(yán)格的設(shè)計規(guī)則，EUV還可實現(xiàn)更緊湊的布局。

三星代工廠最新的 7LPP EUV制造工藝采用高能EUV光源生產(chǎn)具有超精細(xì)設(shè)備特性的芯片，臨界尺寸只有7nm。作為對比，常見的病毒細(xì)胞為10nm寬，微觀DNA鏈的寬度約為2.5nm，而一個硅原子的寬度略低于1nm。

“三星電子市場營銷副總裁 Ryan Lee表示：“7LPP和5LPE工藝技術(shù)可實現(xiàn)EUV光科技術(shù)的優(yōu)勢， 同時降低這些先進(jìn)技術(shù)節(jié)點(diǎn)的布局復(fù)雜性和設(shè)計開發(fā)時間。通過在開發(fā)初期與Arm合作，并借助各種設(shè)計技術(shù)聯(lián)合優(yōu)化技巧 ，我們優(yōu)化了制造和設(shè)計流程。針對7LPP和5LPE的Arm Artisan IP基礎(chǔ)平臺就是建立在這種合作之上的，客戶能夠提前獲取我們針對下一代設(shè)計的差異化EUV解決方案。”

除了這一先進(jìn)技術(shù)之外，三星最近還推出了SAFE?（三星高級代工廠生態(tài)系統(tǒng)）計劃，以期提供全面的設(shè)計解決方案。Arm是SAFE? 計劃的戰(zhàn)略成員之一，為生態(tài)系統(tǒng)和客戶提供領(lǐng)先的聯(lián)合優(yōu)化物理IP解決方案，以期增強(qiáng)下一代SoC設(shè)計。

基于三星7LPP的物理IP平臺概述

三星代工廠在市場上率先使用 7nm EUV工藝。由三星代工廠贊助的Arm Artisan物理IP綜合平臺將于今年年底開始供貨。Arm正在開發(fā)HD邏輯架構(gòu)、全套內(nèi)存編譯器、1.8V和3.3V GPIO庫，同時還針對我們的最新處理器內(nèi)核提供采用DynamIQ技術(shù)的POP IP解決方案。POP IP是一項核心硬件加速技術(shù)，可以實現(xiàn)最佳Arm處理器的生產(chǎn)，在最短的時間內(nèi)上市。

該平臺將于 2018年下半年可以提供我們的主要客戶進(jìn)行設(shè)計。針對 7LPP的Arm Artisan物理IP用于支持低電壓運(yùn)行，以便存儲器和位單元能夠在低至0.55V的電壓條件下運(yùn)行。

基于三星5LPE的物理IP平臺概述

除了 7LPP EUV，三星代工廠還利用EUV優(yōu)勢和其他面積優(yōu)勢設(shè)計了首款5LPE。5LPE節(jié)點(diǎn)不僅具有面積優(yōu)勢，還可實現(xiàn)輕松布局，這是最大的EUV優(yōu)勢。

除了全套內(nèi)存編譯器和 GPIO庫，Arm還在開發(fā)另一個適用于5LPE的UHD邏輯架構(gòu)。我們的平臺產(chǎn)品中還將添加其他適用于下一代高級內(nèi)核的POP IP產(chǎn)品，包括對Arm big.LITTLE配置的支持。

Arm Artisan IP供貨

Arm 7LPP物理IP平臺將從2018年第3季度開始供貨，面向移動、消費(fèi)、高性能計算和汽車領(lǐng)域的主要客戶設(shè)計。5LPE物理IP平臺產(chǎn)品將于2019年年初開始供貨。更多信息，請聯(lián)系 Arm物理設(shè)計部門或點(diǎn)擊“閱讀原文”訪問Arm物理 IP頁面。