0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何使用ADRF6820手動頻段校準(zhǔn)縮短PLL鎖定時間

西西 ? 作者:廠商供稿 ? 2018-06-26 17:00 ? 次閱讀

ADRF6820是一款高度集成的解調(diào)器和頻率合成器,非常適合用于高級通信系統(tǒng)。 它內(nèi)置一個寬帶I/Q解調(diào)器、一個小數(shù)N/整數(shù)N分頻鎖相環(huán)(PLL)以及一個低相位噪聲多核壓控振蕩器(VCO)。 該多核VCO覆蓋2800MHz至5700MHz的基頻范圍。 本振(LO)輸出范圍為356.25 MHz至2850 MHz,可使用分頻器(2分頻、4分頻和8分頻)。

每個VCO內(nèi)核包含多個重疊子頻段,以覆蓋數(shù)百M(fèi)Hz的頻率范圍。 將寄存器0x44中的位0和寄存器0x45中的位7均設(shè)為0,PLL可自動執(zhí)行VCO頻段校準(zhǔn)并支持選擇最佳VCO。

PLL鎖定過程包括兩個步驟:

1.通過內(nèi)部環(huán)路自動選擇頻段(粗調(diào))。 在寄存器配置期間,PLL首先根據(jù)內(nèi)部環(huán)路進(jìn)行切換和配置。 隨后由一個算法驅(qū)動PLL找到正確的VCO頻段。

2.通過外部環(huán)路細(xì)調(diào)。 PLL切換到外部環(huán)路。 鑒相器和電荷泵配合外部環(huán)路濾波器工作,形成一個閉環(huán),確保PLL鎖定到所需頻率。 校準(zhǔn)大約需要94,208個鑒頻鑒相器(PFD)周期;對于一個30.72 MHz fPFD,這相當(dāng)于3.07 ms。

校準(zhǔn)完成后,PLL的反饋操作使VCO鎖定于正確的頻率。 鎖定速度取決于非線性周跳行為。 PLL總鎖定時間包括兩個部分: VCO頻段校準(zhǔn)時間和PLL周跳時間。 VCO頻段校準(zhǔn)時間僅取決于PFD頻率;PFD頻率越高,鎖定時間越短。 PLL周跳時間由所實(shí)現(xiàn)的環(huán)路帶寬決定。 當(dāng)環(huán)路帶寬比PFD頻率窄時,小數(shù)N分頻/整數(shù)N分頻頻率合成器就會發(fā)生周跳。 PFD輸入端的相位誤差積累過快,PLL來不及校正,電荷泵暫時沿錯誤方向吸入電荷,使鎖定時間急劇縮短。 如果PFD頻率與環(huán)路帶寬的比值提高,周跳也會增加;對于給定PFD周期,提高環(huán)路帶寬會縮短周跳時間。

因此,當(dāng)使用自動校準(zhǔn)模式時,總鎖定時間對某些應(yīng)用來說可能太長。 本應(yīng)用筆記提出一種通過手動選擇頻段來顯著縮短鎖定時間的方案,步驟如下:

1.按照表1所示的寄存器初始化序列使器件上電。 默認(rèn)情況下,芯片以自動頻段校準(zhǔn)模式工作。 根據(jù)所需的LO頻率設(shè)置寄存器0x02、寄存器0x03和寄存器0x04。

表1. 寄存器初始化序列

如何使用ADRF6820手動頻段校準(zhǔn)縮短PLL鎖定時間

2.讀取鎖定檢測(LD)狀態(tài)位。 若LD為1,表明VCO已鎖定。

3.通過串行外設(shè)接口(SPI)回讀寄存器0x46的位[5:0]。 假設(shè)其值為A,將系統(tǒng)中所有需要的LO頻率對應(yīng)的寄存器值保存到EEPROM。 由此便可確定頻率和相關(guān)寄存器值的表格(參見表2)。

表2. 查找表

如何使用ADRF6820手動頻段校準(zhǔn)縮短PLL鎖定時間

4.為縮短LD時間,將ADRF6820置于手動頻段選擇模式,并用第3步收集到的數(shù)據(jù)手動編程。 手動編程步驟如下:

a)將寄存器0x44設(shè)置為0x0001: 禁用頻段選擇算法。

b)將寄存器0x45的位7設(shè)為1,從而將VCO頻段源設(shè)為已保存的頻段信息,而不是來自頻段計(jì)算算法。 用第3步記錄的寄存器值設(shè)置寄存器0x45中的位[6:0]。

c)通過寄存器0x22的位[2:0]選擇適當(dāng)?shù)腣CO頻率范圍(參見表3)。

表3. VCO頻率范圍

如何使用ADRF6820手動頻段校準(zhǔn)縮短PLL鎖定時間

d)根據(jù)所需頻率更新寄存器0x02、寄存器0x03和寄存器0x04。 寄存器0x02設(shè)置分頻器INT值,即VCO頻率/PFD的整數(shù)部分;寄存器0x03設(shè)置分頻器FRAC值,即(VCO頻率/PFD ? INT) × MOD;寄存器0x04設(shè)置分頻器MOD值,即PFD/頻率分辨率。

e)監(jiān)視LD以檢查頻率是否鎖定。 例如,PFD = 30.72 MHz且LO = 1600 MHz。

表4. 手動頻段校準(zhǔn)寄存器序列

如何使用ADRF6820手動頻段校準(zhǔn)縮短PLL鎖定時間

圖1和圖2分別顯示了自動頻段校準(zhǔn)模式和手動頻段校準(zhǔn)模式下的鎖定檢測時間。 圖2中,線1(鎖定檢測)上的高電平表示PLL已鎖定。 線2 (LE)代表LE引腳,是一個觸發(fā)信號。 注意:鎖定檢測時間必須從低到高讀取。

自動頻段校準(zhǔn)模式下,鎖定時間約為4.5 ms;手動頻段校準(zhǔn)模式下,鎖定時間約為360 μs。 數(shù)據(jù)的測量條件為20 kHz環(huán)路濾波器帶寬和250 μA電荷泵電流配置。

圖1. 自動頻段校準(zhǔn)模式下的鎖定時間,用信號源分析儀測試

如何使用ADRF6820手動頻段校準(zhǔn)縮短PLL鎖定時間

圖2. 手動頻段校準(zhǔn)模式下的鎖定時間,用示波器測試

如何使用ADRF6820手動頻段校準(zhǔn)縮短PLL鎖定時間

結(jié)論

利用手動頻段選擇,鎖定時間從典型值4.5 ms縮短到典型值360 μs。 對于每個頻率,首先利用自動頻段選擇確定最佳頻段值并予以保存。 因?yàn)樽罴杨l段值隨器件而異,因此須對每個ADRF6820執(zhí)行該程序。 VCO頻段無需因?yàn)闇囟茸兓隆?/p>

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 解調(diào)器
    +關(guān)注

    關(guān)注

    0

    文章

    284

    瀏覽量

    25703
  • 頻率合成器
    +關(guān)注

    關(guān)注

    5

    文章

    212

    瀏覽量

    32300
  • pll
    pll
    +關(guān)注

    關(guān)注

    6

    文章

    767

    瀏覽量

    134856
  • ADRF6820
    +關(guān)注

    關(guān)注

    0

    文章

    6

    瀏覽量

    4286
收藏 人收藏

    評論

    相關(guān)推薦

    如何手動選擇頻段縮短PLL鎖定時間

    按照上述步驟校準(zhǔn)完成后,PLL 的反饋操作使 VCO 鎖定于正確的頻率。鎖定速度取決于非線性周跳行為。PLL
    的頭像 發(fā)表于 05-18 08:35 ?5483次閱讀
    如何<b class='flag-5'>手動</b>選擇<b class='flag-5'>頻段</b>以<b class='flag-5'>縮短</b><b class='flag-5'>PLL</b><b class='flag-5'>鎖定時間</b>

    一種通過手動選擇頻段來顯著縮短鎖定時間的方案

    本文以高度集成的解調(diào)器和頻率合成器 ADRF6820 為例,告訴大家如何手動選擇頻段縮短PLL鎖定時間
    的頭像 發(fā)表于 05-22 09:00 ?4999次閱讀
    一種通過<b class='flag-5'>手動</b>選擇<b class='flag-5'>頻段</b>來顯著<b class='flag-5'>縮短</b><b class='flag-5'>鎖定時間</b>的方案

    手動選擇頻段縮短PLL鎖定時間

    使用自動校準(zhǔn)模式時,總鎖定時間對某些應(yīng)用來說可能太長。 本應(yīng)用筆記提出一種通過手動選擇頻段來顯著縮短鎖定
    發(fā)表于 06-21 09:53 ?4767次閱讀
    <b class='flag-5'>手動</b>選擇<b class='flag-5'>頻段</b>以<b class='flag-5'>縮短</b><b class='flag-5'>PLL</b><b class='flag-5'>鎖定時間</b>

    如何手動選擇頻段縮短PLL鎖定時間

    利用手動頻段選擇,鎖定時間可從典型值4.5 ms 縮短到典型值360 μs。本文以高度集成的解調(diào)器和頻率合成器ADRF6820 為例,告訴大
    發(fā)表于 08-04 15:00

    請問手動選擇頻段如何縮短PLL鎖定時間PLL鎖定過程流程是什么

    測試結(jié)論利用手動頻段選擇,鎖定時間從典型值4.5 ms縮短到典型值360 μs。對于每個頻率,首先利用自動頻段選擇確定最佳
    發(fā)表于 10-31 10:16

    PLL鎖定時間從4.5ms縮短到360μs的手動方法

    你知道嗎?利用手動頻段選擇,鎖定時間可從典型值 4.5 ms 縮短到典型值 360 μs。本文以高度集成的解調(diào)器和頻率合成器 ADRF6820
    發(fā)表于 11-01 10:42

    如何手動縮短PLL鎖定時間?

    如何手動縮短PLL鎖定時間?你知道嗎?利用手動頻段選擇,鎖定
    發(fā)表于 07-31 07:54

    通過手動選擇頻段縮短鎖定時間的方案

    手動選擇頻段縮短 PLL 鎖定時間——ADRF6820
    發(fā)表于 01-21 06:24

    如何將PLL鎖定時間從4.5毫秒縮短到360微秒

    你知道嗎?利用手動頻段選擇,鎖定時間可從典型值4.5 ms 縮短到典型值360 μs。本文以高度集成的解調(diào)器和頻率合成器ADRF6820
    發(fā)表于 10-16 10:43 ?0次下載
    如何將<b class='flag-5'>PLL</b><b class='flag-5'>鎖定時間</b>從4.5毫秒<b class='flag-5'>縮短</b>到360微秒

    如何手動選擇頻段縮短PLL鎖定時間

    本文以高度集成的解調(diào)器和頻率合成器 ADRF6820 為例,告訴大家如何手動選擇頻段縮短PLL鎖定時間
    的頭像 發(fā)表于 09-01 11:34 ?3279次閱讀
    如何<b class='flag-5'>手動</b>選擇<b class='flag-5'>頻段</b>以<b class='flag-5'>縮短</b><b class='flag-5'>PLL</b><b class='flag-5'>鎖定時間</b>

    ADRF6820 Gerber Files

    ADRF6820 Gerber Files
    發(fā)表于 03-06 14:57 ?5次下載
    <b class='flag-5'>ADRF6820</b> Gerber Files

    ADRF6820 Gerber文件

    ADRF6820 Gerber文件
    發(fā)表于 05-29 17:47 ?6次下載
    <b class='flag-5'>ADRF6820</b> Gerber文件

    ADRF6820 S參數(shù)

    ADRF6820 S參數(shù)
    發(fā)表于 06-06 20:29 ?3次下載
    <b class='flag-5'>ADRF6820</b> S參數(shù)

    ADRF6820評估板軟件

    ADRF6820評估板軟件
    發(fā)表于 06-09 19:21 ?8次下載
    <b class='flag-5'>ADRF6820</b>評估板軟件

    如何手動選擇頻段縮短PLL鎖定時間

    ADRF6820是一款高度集成的解調(diào)器和頻率合成器,非常適合用于高級通信系統(tǒng)。 它內(nèi)置一個寬帶I/Q解調(diào)器、一個小數(shù)N/整數(shù)N分頻鎖相環(huán)(PLL)以及一個低相位噪聲多核壓控振蕩器(VCO)。
    的頭像 發(fā)表于 08-09 11:23 ?1193次閱讀
    如何<b class='flag-5'>手動</b>選擇<b class='flag-5'>頻段</b>以<b class='flag-5'>縮短</b><b class='flag-5'>PLL</b><b class='flag-5'>鎖定時間</b>