0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速PCB疊層設(shè)計(jì)

PE5Z_PCBTech ? 來源:未知 ? 作者:胡薇 ? 2018-06-27 15:28 ? 次閱讀

信息時(shí)代的來臨,pcb板的運(yùn)用越來越廣泛,而pcb板的發(fā)展,復(fù)雜程度也越來越高。隨著電子元件在pcb上越來越密集的排布,電氣干擾成了不可避免的問題。在多層板的設(shè)計(jì)運(yùn)用中,信號(hào)層和電源層必須分離,所以對(duì)疊層的設(shè)計(jì)和安排顯得尤為重要。一個(gè)好的設(shè)計(jì)方案,可以在多層板中大大減少EMI及串?dāng)_的影響。

多層板比普通單層板在設(shè)計(jì)中,添加了信號(hào)層,走線層,和安排了獨(dú)立電源層以及地層。多層板的優(yōu)點(diǎn)主要體現(xiàn)在為數(shù)字信號(hào)變換提供了一個(gè)穩(wěn)定的電壓,均勻地將電源同時(shí)加在每個(gè)元件上,有效的減少信號(hào)之間的干擾。

電源以鋪銅的大面積使用和地層,可以大大減少電源層和地層的電阻,使得電源層上電壓平穩(wěn),可以保證每根信號(hào)線的特性,對(duì)阻抗和對(duì)減少串?dāng)_非常有利。在高端電路板設(shè)計(jì)上,已經(jīng)明確規(guī)定要使用六成以上的疊層方案。多層板載,電氣特性,以及對(duì)電磁輻射的抑制,都對(duì)低層板有著不可比擬的優(yōu)勢(shì)。從成本上來說,一般的話層數(shù)越多,價(jià)格越貴,因?yàn)閜cb板的成本和層數(shù)有關(guān),以及單位面積出現(xiàn)密度有關(guān),在降低層數(shù)后走線空間會(huì)減少,從而增大走線密度,甚至要通過減少線寬說短信距來達(dá)到設(shè)計(jì)要求。這些可能會(huì)適當(dāng)增加成本。可能減少疊層,降低成本,但是使得電氣性能變差,這種設(shè)計(jì)通常會(huì)適得其反。

將PCB微帶布線在模型上看,地平層也可以看作傳輸線的一部分。地鋪銅層可以當(dāng)作信號(hào)線回路通路。電源層通過去耦電容和地層相連,在交流情況下。兩者是等價(jià)的。低頻和高頻電流回路的不同就在于。在低頻情況下,電流的流回是沿著電阻最小的路徑。在高頻的情況下,電流的流回是沿著電感最小的回路。電流回流,集中分布在信號(hào)走線的正下方。

在高頻的情況下,如果一條導(dǎo)線直接在地層上布置,即使有更多的回路,電流回流,也要從始發(fā)路徑下的布線層流回信號(hào)源。因?yàn)檫@條路具有最小阻抗。這種使用大電容耦合抑制電場,和靠最小電容耦合抑制磁廠維持低電抗,我們稱之為自屏蔽

從這個(gè)公式中可以看出來,電流回流時(shí),離信號(hào)線的距離和電流密度成反比。這樣回路面積最小,電感最小。同時(shí)可以得出,如果信號(hào)線和回路距離近,兩者電流大小相似,方向相反。和外部空間產(chǎn)生的磁場可以抵消,所以外界EMI也非常小。在疊層設(shè)計(jì)中最好可以讓每個(gè)信號(hào)走線都有很近的地平層相對(duì)應(yīng)。

在地平層串?dāng)_問題中,高頻電路造成串?dāng)_主要是電感耦合,從上面電流回路公式中可以得出,兩個(gè)信號(hào)線比較近產(chǎn)生的回路電流會(huì)產(chǎn)生交疊。所以會(huì)產(chǎn)生磁場干擾。

公式中K和信號(hào)上升時(shí)間以及干擾信號(hào)線長度相關(guān)。在疊層設(shè)置上,拉近信號(hào)層和地層的距離會(huì)有效減少來自地平層的干擾。PCB布線上時(shí)常會(huì)出現(xiàn)電源層和地層鋪銅時(shí),一不注意就會(huì)在鋪銅區(qū)出現(xiàn)一個(gè)隔離墻。這種問題的出現(xiàn)極大可能是過孔密度過高,或者過孔隔離區(qū)設(shè)計(jì)不合理。這樣使得上升時(shí)間減慢,回路面積增加。電感增大和產(chǎn)生串?dāng)_以及EMI。

我們?cè)阡侇^時(shí)要盡量設(shè)置成成對(duì)鋪頭。這是考慮到工藝上的平衡結(jié)構(gòu)要求,因?yàn)椴黄胶獾钠胀赡軙?huì)導(dǎo)致pcb板的變形。每個(gè)信號(hào)層,時(shí)間最好有一個(gè)普通城作為間隔。高端電源和鋪銅城之間的距離,有利于穩(wěn)定和減少EMI。在高速板設(shè)計(jì)中可以加入多余的地層來隔離信號(hào)層。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4295

    文章

    22776

    瀏覽量

    393242
  • emi
    emi
    +關(guān)注

    關(guān)注

    53

    文章

    3545

    瀏覽量

    126762
  • 可制造性設(shè)計(jì)

    關(guān)注

    10

    文章

    2064

    瀏覽量

    15379
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3492

    瀏覽量

    4188

原文標(biāo)題:如何設(shè)計(jì)高速PCB疊層,必看!

文章出處:【微信號(hào):PCBTech,微信公眾號(hào):EDA設(shè)計(jì)智匯館】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    高速PCB設(shè)計(jì)注意事項(xiàng)

    只有使用正確的PCB進(jìn)行構(gòu)建,高速設(shè)計(jì)才能成功運(yùn)行。您的必須正確布置電源和接地層,為信號(hào)
    發(fā)表于 08-04 10:47 ?712次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計(jì)注意事項(xiàng)

    高頻高速PCB設(shè)計(jì)“三字經(jīng)”#電路原理

    電路分析高頻電路原理
    電子學(xué)習(xí)
    發(fā)布于 :2022年12月03日 13:56:28

    高速PCB范例

    pcbPCB設(shè)計(jì)
    電子學(xué)習(xí)
    發(fā)布于 :2022年12月08日 09:16:44

    高速PCB設(shè)計(jì)的問題

    高速PCB設(shè)計(jì)的問題
    發(fā)表于 05-16 20:51

    PCB設(shè)計(jì)

    了信號(hào)線的特征阻抗,也可有效地減少串?dāng)_。所以,對(duì)于某些高端的高速電路設(shè)計(jì),已經(jīng)明確規(guī)定一定要使用6(或以上的)的方案,如Intel對(duì)PC133內(nèi)存模塊
    發(fā)表于 05-17 22:04

    【論文】高速PCB設(shè)計(jì)_張海濤

    發(fā)表于 03-26 10:08

    【精選資料】PCB設(shè)計(jì)資料大全(珍藏系列)

    1、淺析智能手機(jī)抗EMI的PCB Layout設(shè)計(jì)簡介:關(guān)于智能手機(jī)抗EMI的PCB Layout
    發(fā)表于 03-26 18:00

    【論文】高速PCB設(shè)計(jì) [西安電子科技大學(xué)] 張海濤

    本論文給出高速數(shù)字電路的板層設(shè)計(jì)方法,重點(diǎn)研究信號(hào)的高頻回流和電源的設(shè)計(jì)。回復(fù)帖子查看資料下載鏈接:[hide][/hide]
    發(fā)表于 08-04 09:59

    高速PCB設(shè)計(jì)的問題

    高速PCB設(shè)計(jì)的問題
    發(fā)表于 05-16 20:06 ?0次下載
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>設(shè)計(jì)的<b class='flag-5'>疊</b><b class='flag-5'>層</b>問題

    如何設(shè)計(jì)4PCB

    如何設(shè)計(jì)4PCB?
    的頭像 發(fā)表于 07-31 10:49 ?1.8w次閱讀

    為什么要進(jìn)行PCB

    如今,電子產(chǎn)品日益緊湊的趨勢(shì)要求多層印刷電路板的三維設(shè)計(jì)。但是,堆疊提出了與此設(shè)計(jì)觀點(diǎn)相關(guān)的新問題。其中一個(gè)問題就是為項(xiàng)目獲取高質(zhì)量的構(gòu)建。 隨著生產(chǎn)越來越多的由多層組成的復(fù)雜印刷電路,
    的頭像 發(fā)表于 11-03 10:33 ?4549次閱讀

    RK3588 PCB推薦及阻抗設(shè)計(jì)

    決于選擇的PCB結(jié)構(gòu)。由于最小線寬和最小線距是取決于PCB類型以及成本要求,受此限制,選擇的PCB
    的頭像 發(fā)表于 08-01 07:45 ?2148次閱讀
    RK3588 <b class='flag-5'>PCB</b>推薦<b class='flag-5'>疊</b><b class='flag-5'>層</b>及阻抗設(shè)計(jì)

    如何正確的對(duì)PCB進(jìn)行構(gòu)建

    只有使用正確的PCB進(jìn)行構(gòu)建,高速設(shè)計(jì)才能成功運(yùn)行。您的必須正確布置電源和接地層,為信號(hào)
    的頭像 發(fā)表于 10-05 16:12 ?838次閱讀
    如何正確的對(duì)<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>進(jìn)行構(gòu)建

    PCB結(jié)構(gòu)設(shè)計(jì)詳解

    隨著高速電路的不斷涌現(xiàn),PCB板的復(fù)雜度也越來越高,為了避免電氣因素的干擾,信號(hào)和電源必須分離,所以就牽涉到多層PCB的設(shè)計(jì),即
    發(fā)表于 09-30 12:03 ?107次下載

    高速PCB設(shè)計(jì)的問題.zip

    高速PCB設(shè)計(jì)的問題
    發(fā)表于 12-30 09:22 ?39次下載