0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

什么是ODT,它是怎么工作的?

PE5Z_PCBTech ? 來源:未知 ? 作者:李倩 ? 2018-06-29 14:28 ? 次閱讀

主板終結(jié)是一種最為常見的終結(jié)主板內(nèi)干擾信號(hào)的方法。 在每一條信號(hào)傳輸路徑的末端,都會(huì)安置一個(gè)終結(jié)電阻,它具備一定的阻值可以吸收反射回來的電子。但是DDR2 內(nèi)存的工作頻率偏高,這種主板終結(jié)的方法并不能有效的阻止干擾信號(hào)。若硬要采用主板終結(jié)的方法得到純凈的 DDR2 時(shí)鐘信號(hào)會(huì)花費(fèi)巨額的制造成本。

ODT 是 On-Die Termination 的縮寫,其意思為內(nèi)部核心終結(jié)。從 DDR2 內(nèi)存開始內(nèi)部集成了終結(jié)電阻器,主板上的終結(jié)電路被移植到了內(nèi)存芯片中。在內(nèi)存芯片工作時(shí)系統(tǒng)會(huì)把終結(jié)電阻器屏蔽,而對于暫時(shí)不工作的內(nèi)存芯片則打開終結(jié)電阻器以減少信號(hào)的反射。由此DDR2 內(nèi)存控制器可以通過 ODT 同時(shí)管理所有內(nèi)存引腳的信號(hào)終結(jié)。并且阻抗值也可以有多種選擇。并且內(nèi)存控制器可以根據(jù)系統(tǒng)內(nèi)干擾信號(hào)的強(qiáng)度自動(dòng)調(diào)整阻值的大小。

其實(shí) ODT 技術(shù)的具體內(nèi)部構(gòu)造并不十分復(fù)雜。在內(nèi)存各種引腳與內(nèi)存模組的內(nèi)部緩沖器中間設(shè)有一個(gè) EMRS 擴(kuò)展模式寄存器,通過其內(nèi)部的一個(gè)控制引腳可以控制 ODT 的阻抗值,一旦 ODT 接到一個(gè)設(shè)置指令,它就會(huì)一直保持這個(gè)阻值狀態(tài)。直到接到另一個(gè)設(shè)置指令才會(huì)轉(zhuǎn)換到另一種阻值狀態(tài)。

整個(gè) ODT 的設(shè)置和控制都要通過 EMRS 中那個(gè)控制引腳來完成。因此這個(gè)引腳的響應(yīng)速度成為了 ODT 技術(shù)中的關(guān)鍵因素。ODT 工作時(shí)有兩種基本模式:斷電模式和其他模式。其中其他模式還包括激活模式和備用模式。 ODT 從工作到關(guān)閉所用的時(shí)差叫做 tAONPD 延遲,最少僅 2 個(gè)時(shí)鐘周期就可以完成,最多 5 個(gè)時(shí)鐘周期。

ODT 從關(guān)閉到工作所用的時(shí)差叫做tAOFPD 延遲,最少僅 2 個(gè)時(shí)鐘周期完成,最大需要五個(gè)時(shí)鐘周期。由于開啟和休眠的切換如此迅速,內(nèi)存可以在不影響性能的前提下充分的進(jìn)行“休息”。ODT 技術(shù)的優(yōu)勢非常明顯。第一,去掉了主板上的終結(jié)電阻器等電器元件,這樣會(huì)大大降低主板的制造成本,并且也使主板的設(shè)計(jì)更加簡潔。第二,由于它可以迅速的開啟和關(guān)閉空閑的內(nèi)存芯片,在很大程度上減少了內(nèi)存閑置時(shí)的功率消耗。第三,芯片內(nèi)部終結(jié)也要比主板終結(jié)更及時(shí)有效,從而減少了內(nèi)存的延遲等待時(shí)間。這也使得進(jìn)一步提高 DDR2 內(nèi)存的工作頻率成為可能。

DOT示意圖

在我們的電路設(shè)計(jì)中,按照 DDR3 的標(biāo)準(zhǔn),在 ZQ 腳上是通過 240ohm,1%的電阻拉低來計(jì)算 ODT 阻抗的。如下圖。

原理圖設(shè)置示意圖

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 控制器
    +關(guān)注

    關(guān)注

    112

    文章

    15879

    瀏覽量

    175336
  • 電阻器
    +關(guān)注

    關(guān)注

    19

    文章

    3690

    瀏覽量

    61801
  • 內(nèi)存芯片
    +關(guān)注

    關(guān)注

    0

    文章

    124

    瀏覽量

    21776

原文標(biāo)題:什么是ODT(片內(nèi)核心終結(jié)),它是怎么工作的?

文章出處:【微信號(hào):PCBTech,微信公眾號(hào):EDA設(shè)計(jì)智匯館】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    壓印光刻技術(shù)是什么 它是如何工作

    壓印光刻是許多新興應(yīng)用的關(guān)鍵技術(shù),例如微光學(xué)、增強(qiáng)現(xiàn)實(shí)、MEMS和光電傳感器;但它是什么以及它是如何工作的?
    發(fā)表于 07-25 16:15 ?1462次閱讀
    壓印光刻技術(shù)是什么 <b class='flag-5'>它是</b>如何<b class='flag-5'>工作</b>的

    DDR3的ODT功能只存在DQ,DQS和DM中,而這三個(gè)信號(hào)不存在多DRAM顆粒共用情況,有什么實(shí)際意義?

    首先引用別的資料上的一段話:“ODT電阻實(shí)際是放置在DRAM顆粒當(dāng)中。在DRAM顆粒工作時(shí)系統(tǒng)會(huì)把ODT屏蔽,而對于暫時(shí)不工作的DRAM顆粒則打開O
    發(fā)表于 01-19 09:43

    Q [17:0]和CQ輸出需要FPGA/ASIC端的ODT嗎?

    你好,QDRII+SRAM Q[17:0]和CQ輸出需要FPGA /ASIC側(cè)的ODT?如果是,多少錢?40歐姆,50歐姆?最好的問候, 以上來自于百度翻譯 以下為原文Hello, QDRII+
    發(fā)表于 10-08 16:21

    淺析DDR3?ODT

    第一次看到ODT這個(gè)東西,真是一頭霧水;然后是Termination Rank,F(xiàn)AE解釋了幾次,也沒明白。究其原因,這玩意兒和硬件太相關(guān),而不是純粹軟件的TRUE or FALSE。好歹也是通信工程畢業(yè),號(hào)稱軟硬通吃,怎能被輕易難倒?
    發(fā)表于 05-24 07:31

    動(dòng)態(tài)ODT功能

    在某種應(yīng)用情況下,為了更好的提高數(shù)據(jù)總線的信號(hào)完整性,我們需要DDR3 SDRAM的終端阻抗可以不需要通過MRS命令來改變。這種需求由“動(dòng)態(tài)ODT”特性來支持。
    發(fā)表于 05-30 07:58

    請問虛擬儀器是什么?它是怎樣工作的?

    虛擬儀器是什么?它是怎樣工作的?虛擬儀器的優(yōu)勢有哪些?與傳統(tǒng)儀器相比,虛擬儀器有哪些不足?虛擬儀器能解決什么問題和達(dá)到什么效果?
    發(fā)表于 04-15 06:30

    什么是備用電源?它是如何進(jìn)行工作的?

    什么是備用電源?它是如何進(jìn)行工作的?備用電源的作用是什么?有哪些分類?
    發(fā)表于 10-21 08:07

    打印機(jī)的原理是什么?它是如何工作的?

    打印機(jī)的原理是什么?它是如何工作的?
    發(fā)表于 11-11 06:30

    計(jì)算機(jī)總線起什么作用?它是如何工作

    什么是計(jì)算機(jī)?計(jì)算機(jī)的主要特征有哪些?計(jì)算機(jī)總線起什么作用?它是如何工作的?
    發(fā)表于 12-27 06:50

    關(guān)于ODT與驅(qū)動(dòng)強(qiáng)度的相關(guān)知識(shí)介紹

    一、關(guān)于ODT與驅(qū)動(dòng)強(qiáng)度1.1、在讀數(shù)據(jù)時(shí),打開主控端的ODT,關(guān)閉DDR2端的 ODT;而在寫數(shù)據(jù)時(shí),則相反;數(shù)據(jù)線空閑時(shí),則關(guān)閉兩端的ODT。1.2、對于DDR2 800,設(shè)置寄存
    發(fā)表于 01-06 06:34

    ODT在手,DDR5布線可以任性走?

    作者:一博科技高速先生成員姜杰ODT是On Die Termination的縮寫,又叫片內(nèi)端接,顧名思義,就是把端接電阻放在了芯片內(nèi)部。作為一種端接,ODT可以減小反射,對信號(hào)質(zhì)量的改善顯而易見
    發(fā)表于 12-28 14:47

    “ One STM instance (STM_7) is tied to Timestamp ”是什么意思,它是如何工作的?

    Q1:“ One STM instance (STM_7) is tied to Timestamp ”是什么意思,它是如何工作的?Q2:“STM_TS”與其他STM實(shí)例有什么區(qū)別嗎?
    發(fā)表于 04-19 08:21

    介紹動(dòng)態(tài)ODT模式

    這樣一來,信號(hào)完整性就會(huì)受到不同程度的影響,為了能夠保持等效電阻一致,我們希望ODT的RTT(終結(jié)電阻)是可以動(dòng)態(tài)修改的,而不需要每次都要通過MRS Command進(jìn)行修改。這就是接下來要介紹的動(dòng)態(tài)ODT模式。
    的頭像 發(fā)表于 06-26 08:53 ?9202次閱讀

    聊一聊ODT的幾種操作模式

    在同步ODT模式下,RTT會(huì)在ODT被采樣為高電平的那個(gè)時(shí)鐘上升沿之后的ODTLon個(gè)時(shí)鐘周期被打開,同時(shí),RTT會(huì)在ODT被寄存為低電平(采樣并被寄存)之后的ODTLoff個(gè)時(shí)鐘周期被關(guān)閉。其中
    的頭像 發(fā)表于 06-27 08:49 ?1.5w次閱讀
    聊一聊<b class='flag-5'>ODT</b>的幾種操作模式

    鎖相環(huán)PLL是什么?它是如何工作的?

    今天想來聊一下芯片設(shè)計(jì)中的一個(gè)重要macro——PLL,全稱Phase lock loop,鎖相環(huán)。我主要就介紹一下它是什么以及它是如何工作的。
    的頭像 發(fā)表于 12-06 15:21 ?1190次閱讀