你必須需要了解的與過孔有關(guān)的四項(xiàng)

在一個(gè)高速印刷電路板 (PCB) 中，通孔在降低信號(hào)完整性性能方面一直飽受詬病。然而，過孔的使用是不可避免的。在標(biāo)準(zhǔn)的電路板上，元器件被放置在頂層，而差分對(duì)的走線在內(nèi)層。內(nèi)層的電磁輻射和對(duì)與對(duì)之間的串?dāng)_較低。必須使用過孔將電路板平面上的組件與內(nèi)層相連。

幸運(yùn)的是，可設(shè)計(jì)出一種透明的過孔來最大限度地減少對(duì)性能的影響。在這篇博客中，我將討論以下內(nèi)容：

1. 過孔的基本元件

2. 過孔的電氣屬性

3. 一個(gè)構(gòu)建透明過孔的方法

4. 差分過孔結(jié)構(gòu)的測(cè)試結(jié)果

1. 1.過孔結(jié)構(gòu)的基礎(chǔ)知識(shí)

讓我們從檢查簡(jiǎn)單過孔中將頂部傳輸線與內(nèi)層相連的元件開始。圖1是顯示過孔結(jié)構(gòu)的3D圖。有四個(gè)基本元件：信號(hào)過孔、過孔殘樁、過孔焊盤和隔離盤。

過孔是鍍?cè)陔娐钒屙攲优c底層之間的通孔外的金屬圓柱體。信號(hào)過孔連接不同層上的傳輸線。過孔殘樁是過孔上未使用的部分。過孔焊盤是圓環(huán)狀墊片，它們將過孔連接至頂部或內(nèi)部傳輸線。隔離盤是每個(gè)電源或接地層內(nèi)的環(huán)形空隙，以防止到電源和接地層的短路。

圖1：?jiǎn)蝹€(gè)過孔的3D圖

通過平衡電感與寄生電容的大小，可以設(shè)計(jì)出與傳輸線具有相同特性阻抗的過孔，從而變得不會(huì)對(duì)電路板運(yùn)行產(chǎn)生特別的影響。還沒有簡(jiǎn)單的公式可以在過孔尺寸與C和L元件之間進(jìn)行轉(zhuǎn)換。3D電磁 (EM) 場(chǎng)解算程序可以根據(jù)PCB布局布線中使用的尺寸來預(yù)測(cè)結(jié)構(gòu)阻抗。通過重復(fù)調(diào)整結(jié)構(gòu)尺寸和運(yùn)行3D仿真，可優(yōu)化過孔尺寸，來實(shí)現(xiàn)所需阻抗和帶寬要求。

3.設(shè)計(jì)一個(gè)透明的差分過孔

我們?cè)谥暗奶又杏懻撨^，在實(shí)現(xiàn)差分對(duì)時(shí)，線路A與線路B之間必須高度對(duì)稱。這些對(duì)在同一層內(nèi)走線，如果需要一個(gè)過孔，必須在兩條線路的臨近位置上打孔。由于差分對(duì)的兩個(gè)過孔距離很近，兩個(gè)過孔共用的一個(gè)橢圓形隔離盤能夠減少寄生電容，而不是使用兩個(gè)單獨(dú)的隔離盤。接地過孔也被放置在每個(gè)過孔的旁邊，這樣的話，它們就能夠?yàn)锳和B過孔提供接地返回路徑。

圖2顯示的是一個(gè)地-信號(hào)-信號(hào)-地 (GSSG) 差分過孔結(jié)構(gòu)示例。兩個(gè)相鄰過孔間的距離被稱為過孔間距。過孔間距越小，互耦合電容越多。

圖2：使用背面鉆孔的GSSG差分過孔

不要忘記，在傳輸速率超過10Gbps時(shí)，過孔殘樁會(huì)嚴(yán)重影響高速信號(hào)完整性。幸運(yùn)的是，有一種背面鉆孔PCB制造工藝，此工藝可以在未使用的過孔圓柱上鉆孔。根據(jù)制造工藝公差的不同，背面鉆孔去除了未使用的過孔金屬，并最大限度地將過孔殘樁減少到10mil以下。

3D EM仿真器用來根據(jù)所需的阻抗和帶寬來設(shè)計(jì)差分過孔。這是一個(gè)反復(fù)的過程。此過程重復(fù)地調(diào)整過孔尺寸，并運(yùn)行EM仿真，直到實(shí)現(xiàn)所需的阻抗和帶寬。

4.如何驗(yàn)證性能

圖2中顯示的差分過孔設(shè)計(jì)已構(gòu)建完畢并經(jīng)測(cè)試。測(cè)試樣片包括頂層的一對(duì)差分線，之后是到內(nèi)部差分線的差分過孔，然后第二對(duì)差分過孔再次連接至頂層的球狀引腳柵格陣列封裝 (BGA) 接地焊盤。信號(hào)路徑的總長度大約為1330mil。我用差分時(shí)域反射儀 (TDR) 測(cè)得其差分阻抗，用網(wǎng)絡(luò)分析儀測(cè)得了帶寬，并用高速示波器測(cè)量了數(shù)據(jù)眼圖來了解其對(duì)信號(hào)的影響。圖3，4，5分別顯示了阻抗、帶寬和眼圖。左圖是使用背面鉆孔時(shí)的測(cè)試結(jié)果，而右圖是無背面鉆孔的測(cè)試結(jié)果。在圖5中的帶寬波特圖中，我們可以很清楚地看到背面鉆孔對(duì)于在數(shù)據(jù)速率大于10Gbps 的情況下實(shí)現(xiàn)高性能是必不可少的。

使用背面鉆孔，ZDIFF大約為85? 無背面鉆孔，ZDIFF大約為58?

圖3：TDR阻抗波特圖

12.5GHz時(shí)的插入損耗大約為3dB12.5GHz時(shí)的插入損耗大于8dB

圖4：頻率響應(yīng)

使用背面鉆孔時(shí)，數(shù)據(jù)眼是打開的無背面鉆孔時(shí)，數(shù)據(jù)眼是關(guān)閉的

圖5:25Gbps時(shí)的數(shù)據(jù)眼圖