接上次,我們簡單的說了一下單周期的理解,下面我們說一下多周期。
單周期每一條指令都是一個時鐘周期結(jié)束。但是不同類型的指令可能進行的步驟不同,導致最終CPU的頻率上不去,這是由于木桶原則,時鐘必須大于最長一條指令完成的時間。
而在多周期的設計中,我們將一條指令的執(zhí)行分解成為多個部分,不同部分的每個時鐘從上一級寄存器中讀入數(shù)據(jù),進行計算,然后將數(shù)據(jù)送入下一級寄存器。這樣一條指令就有多個時鐘周期完成。每個時鐘周期完成指令中的一部分操作。
在多周期的設計中,基本與單周期相同,只是要將單周期數(shù)據(jù)通路中的純組合電路(注意,在單周期設計中不包含存儲的都是組合電路)在不同級中間加一個寄存器,使每一級計算出數(shù)據(jù)后都可以把數(shù)據(jù)寫入到寄存器以供下個時鐘上升沿到來時下一級從中讀取輸入。
而多周期需要一個部件就是一個狀態(tài)機,用狀態(tài)機來控制當前指令到一個指令的執(zhí)行部位(即有效數(shù)據(jù)正在從哪一級流向哪一級),然后輸出該級運算的狀態(tài)控制信號來控制數(shù)據(jù)通路。
多周期同時要注意直接跳轉(zhuǎn)和跳轉(zhuǎn)分支的執(zhí)行,狀態(tài)機在此處注意狀態(tài)的正確轉(zhuǎn)移。(由于他們的狀態(tài)不一致)
-
FPGA
+關(guān)注
關(guān)注
1625文章
21624瀏覽量
601245
發(fā)布評論請先 登錄
相關(guān)推薦
評論