S波段小型化發(fā)射通道電路原理，并對設計方案與測試結果進行分析

闡述了S波段小型化發(fā)射通道電路原理，并對設計方案與測試結果進行分析。軟件仿真腔體諧振，通過合理設計腔體結構能夠保證腔體諧振點遠離所用頻率范圍。在設計中采用MEMS濾波器、微波單片集成電路芯片及微組裝薄膜工藝來實現(xiàn)通道小型化。測試結果表明，該S波段小型化發(fā)射通道增益平坦度小于1 dB，帶內(nèi)雜波抑制大于80 dBc，本振抑制大于57 dBc，三階交調抑制大于66 dBc。整個發(fā)射通道尺寸為55 mm×35 mm×14 mm，其性能優(yōu)異且集成度高。

0 引言

上變頻模塊在雷達、通信等方面有著十分重要的作用，一般把低頻段信號上變頻變換到符合發(fā)射機所要求的頻段范圍內(nèi)，再通過發(fā)射天線將信號發(fā)射出去。要實現(xiàn)電路整體設計的小型化[1]，需要從復雜、繁瑣的級聯(lián)電路設計中解脫出來。本文利用MEMS濾波器、微波單片集成電路(MMIC)芯片、頻率源及微組裝薄膜工藝來實現(xiàn)通道小型化，最后對該發(fā)射通道進行測試，性能滿足指標要求。

1 電路設計

1.1 電路原理及主要技術指標

正面射頻一路主要由均衡器、中頻低通濾波器、混頻器、兩級MEMS濾波器、兩級放大器及射頻低通濾波器電路組成。

背面本振一路主要由帶通濾波器、放大器、低通濾波器、頻率源構成。加入帶通濾波器主要出于EMC電磁兼容考慮，加入低通濾波器是為了濾掉頻率源諧波。電路原理如圖1所示。

指標要求具體如下：

(1)中頻輸入頻率：0.47 GHz～0.97 GHz；

(2)中頻輸入功率：-15 dBm；

(3)射頻輸出頻率：3.8 GHz～4.3 GHz；

(4)參考輸入頻率：100 MHz；功率：3 dBm；

(5)本振頻率：3.33 GHz；

(6)增益：10±1 dB；

(7)增益穩(wěn)定度：≤2 dB；

(8)增益平坦度：≤1 dB；

(9)帶內(nèi)雜波抑制：≥60 dBc；

(10)本振抑制：≥55 dBc；

(11)三階交調抑制：≥55 dBc；

(12)諧波抑制：≥55 dBc；

(13)輸入、輸出駐波：≤1.5；

(14)工作電壓：+5 V。

1.2 盒體結構設計

為滿足本振抑制指標，要求本振信號與射頻信號分腔處理，使用金屬隔墻完成本振信號與射頻信號的隔離，使得本振信號在射頻輸出端口抑制更高，同時合理設計腔體結構，充分利用有效空間，減小模塊尺寸，實現(xiàn)小型化設計。

腔體分為上下兩部分，下層腔體放置本振頻率源電路，上層腔體布置薄膜基板射頻電路。本振頻率源電路使用多層環(huán)氧板制作，獨立完成貼裝元器件后，通過螺釘將其擰固到盒體上。上層腔體布置射頻電路，元器件通過導電膠粘接到盒體，保證良好的接地性能，上、下層通過絕緣子互連。腔體結構示意圖如圖2所示。

為了避免外界環(huán)境對器件性能的影響，一般設計腔體來保護器件[2]。在射頻電路中，一個封閉的腔體管殼相當于諧振腔。因此在設計腔體時，要避免腔體在放大器的工作頻率范圍內(nèi)產(chǎn)生諧振導致放大器自激。如果一個腔體內(nèi)放大器的總增益超過40 dB，很容易引起放大器自激。若腔體的長、寬、高分別為l、a、b并滿足l＞a＞b時，可以得到諧振條件為：

給定腔體下的諧振頻率不止一個，而有無限多個。設計腔體管殼大小要使諧振腔的諧振頻率遠離器件的工作頻率。本方案中上層腔體通過軟件仿真計算諧振頻率為18.2 GHz左右，見圖3。本文中選擇的放大器在該頻率點的總增益已經(jīng)遠遠小于40 dB，所以這個發(fā)射通道輸出端口不會出現(xiàn)因為諧振原因而引起自激。

1.3 主要指標技術分析

1.3.1 帶內(nèi)雜波指標設計

雜波是混頻器變頻的一個重要指標，因此一次變頻混頻器采用雙平衡混頻器，同其他混頻器相比具有工作頻帶寬、組合干擾[4]少、動態(tài)范圍大、噪聲小、本振與射頻、中頻間隔離度高等優(yōu)點，再通過后端級聯(lián)濾波器能夠很好地實現(xiàn)上述高雜波抑制度的要求。模塊帶內(nèi)抑制指標要求≥60 dBc。通過軟件計算得知，會有mIF±nLO雜波頻率落入帶內(nèi)。本文通過所選混頻器雜散指標要求，見表1。

1.3.2 諧波抑制指標設計

包含有源器件高頻電路的非線性系統(tǒng)輸出信號經(jīng)泰勒級數(shù)展開后可以表示為：

則輸出信號的非線性部分為：

對于放大器來說，諧波頻率考慮二次諧波即可。對于本方案設計，末級放大器工作頻率段為0.7 GHz～5 GHz，尺寸為1.43 mm×1.15 mm×0.8 mm，P-1輸出壓縮點為19 dBm。實測當輸出信號功率為-5 dBm時，二次諧波抑制為50 dBc。通過圖4可以看出，輸出壓縮點一定時，基波信號輸出功率越小，二次諧波抑制越高。由于末級加低通濾波器，對二次諧波7.6 GHz～8.6 GHz抑制能夠達到20 dBc，如圖5所示，能夠保證整個頻帶內(nèi)，二次諧波抑制都能夠做到70 dBc以上。

2 微組裝設計

2.1 MMIC芯片微組裝

上層腔利用微組裝薄膜工藝[6]，減小電路布局面積和提高微組裝效率，將芯片用導電膠粘接到薄膜基片上，輸入輸出用金絲鍵合將芯片互連[7-8]。芯片輸入輸出連接方式中，一般都會采用兩根金絲鍵合到50 Ω微帶線上進行互連。為了減小電路布局面積，提高安裝效率，芯片與下一級芯片直接靠近鍵合連接。因芯片焊盤一般只有100 μm×100 μm，所以只采用一根鍵合絲連接。經(jīng)過采用仿真軟件進行仿真和測試，一般低于8 GHz以下，鍵合金絲條數(shù)一般為一根或兩根即可，見圖6。

2.2 MEMS濾波器應用

為實現(xiàn)通道小型化，濾波器采用MEMS硅腔濾波器。MEMS硅腔濾波器具有Q值高、體積小、易集成和可靠性高等優(yōu)點。其工作頻率從S波段到Ka波段，相對帶寬為2%～100%，帶外抑制可達60 dBc以上，帶內(nèi)群時延波動小。相同結構MEMS濾波器與腔體濾波器相比，MEMS體積是腔體的1/220[9]。

本文使用的MEMS硅腔濾波器插入損耗小于3 dB，1 dB帶寬大于800 MHz，帶外抑制大于50 dBc(fo±1.0 GHz)，群時延波動小于1 ns，體積為7.0 mm×6.8 mm×0.8 mm。MEMS濾波器實物圖和測試結果分別如圖7和圖8所示。

3 測試結果及分析

按以上方案設計，采用薄膜工藝及PCB板工藝實現(xiàn)的S波段發(fā)射通道模塊實物如圖9所示。由于射頻通道元器件較多，各個器件級聯(lián)后，輸入、輸出駐波會惡化，會導致帶內(nèi)平坦度惡化。采用中頻端口混頻器前加均衡器，保證帶內(nèi)平坦度達到指標要求。均衡器里采用空心電感來調試幅度均衡，調試靈活。電路中使用溫補衰減器，可使增益值在高溫、低溫環(huán)境中變化小于2 dB。測量結果如表2所示。

4 結束語

該模塊設計指標滿足用戶指標要求，利用MMIC和微組裝技術大大減小發(fā)射通道的體積，降低雷達體積、重量，提高整機性能、質量和可靠性。隨著單片集成電路技術的迅速發(fā)展，高密度、高可靠的微電子技術更能滿足現(xiàn)代化雷達的要求。