如何使DDR4降低系統(tǒng)功耗？要借助POD電平

DDR4主要是針對需要高帶寬低功耗的場合。這些需求導(dǎo)致了DDR4芯片引入了一些新的特點(diǎn)：它摒棄了上幾代內(nèi)存產(chǎn)品的SSTL電平接口，引用了新的I/O架構(gòu)POD（Pseudo Open Drain）。這個(gè)新的特點(diǎn)，在實(shí)際PCB系統(tǒng)的設(shè)計(jì)中，引入了一些新的設(shè)計(jì)需求，在后面的一些章節(jié)中我們會詳細(xì)的介紹相關(guān)內(nèi)容。先來看POD輸出和上一代DDR3電平接口標(biāo)準(zhǔn)的差異。

在STLL里接收端將信號端接到軌電壓的一半（VDD/2），而POD是VDD，如下圖

下圖為在輸出高和低的情況下，DDR4/DDR3的電流流向。當(dāng)輸出為低時(shí)，SSTL/POD的都會有電流流過。因?yàn)镻OD是端接到軌電壓，而SSTL的端接到軌電壓的一半。所以，POD的電流會比SSTL稍大，這個(gè)也是為什么DDR4的軌電壓選用了一個(gè)稍微低一點(diǎn)的電平。

主要的區(qū)別在于輸出高電平時(shí)。SSTL電平將會繼續(xù)有消耗電流，并且電流大小和輸出低電平的時(shí)候一致。POD在輸出高電平時(shí)，沒有工作電流。

所以，一個(gè)降低DDR4系統(tǒng)功耗的方法是，盡量加大DDR4輸出高的數(shù)量。這個(gè)就是為什么DDR4中多了“DBI管腳”。DBI的全稱是Data Bus Inversion數(shù)據(jù)總線反轉(zhuǎn)/倒置，它與POD電平密不可分，它們也是DDR4區(qū)別于DDR3的主要技術(shù)突破。

正是由于POD電平的這一特性，DDR4設(shè)計(jì)了DBI功能。當(dāng)一個(gè)字節(jié)里的“0”比特位多于“1”時(shí)，可以使能DBI，將整個(gè)字節(jié)的“0”和“1”反轉(zhuǎn)，這樣“1”比“0”多，相比原（反轉(zhuǎn)前）傳輸信號更省功耗。

舉個(gè)例子，當(dāng)8bit lane中有至少有5個(gè)DQ都是低時(shí)，所有的Bit將會被翻轉(zhuǎn)，并且DBI（Data Bus Inversion）置低，用來指示數(shù)據(jù)線的反轉(zhuǎn)。通過這個(gè)方法，總共9個(gè)信號中（8個(gè)DQ和1個(gè)DBI），總有至少5個(gè)是被驅(qū)動(dòng)為高電平。如果原始的數(shù)據(jù)中有4個(gè)或者更多的信號被驅(qū)動(dòng)為高時(shí)，那么DBI信號也將會設(shè)為高，同樣，還是9個(gè)里面至少有5個(gè)為高。這樣的話，在每一個(gè)數(shù)據(jù)傳輸?shù)倪^程中，都是至少有5/9的數(shù)據(jù)是高電平，可以在一定程度上降低了功耗。