旁路電容和去耦電容基礎(chǔ)知識

Part 1 旁路電容和去耦電容基礎(chǔ)知識

“旁路電容”和“去耦電容”

今天在看CAN總線資料時突然看到can原理圖TJA1050 CAN收發(fā)器電源管腳外接電源時節(jié)了一個電容到地，突然想起昨天同事說布線時電源要先連接電容再接到芯片電源管腳那時不知所云，但是今天又遇到所以便開始了我的“瞎琢磨”....

這個電容到底有什么用呢？

為什么用的是0.1uf 大小的電容，這個值有沒有要求？

一查百度，發(fā)現(xiàn)他叫“旁路電容”，如果放在另外的位置它叫“去耦電容”，神奇呀！

下面我們來說是“旁路電容”和“去耦電容”：（有點(diǎn)抄百度的節(jié)奏）

一、定義和區(qū)別

旁路（bypass）電容：是把輸入信號中的高頻成分作為濾除對象；

去耦（decoupling）電容：也稱退耦電容，是把輸出信號的干擾作為濾除對象。

去耦電容和旁路電容都是起到抗干擾的作用，電容所處的位置不同，稱呼就不一樣了。

高頻旁路電容一般比較小，根據(jù)諧振頻率一般是0.1u，0.01u等，而去耦合電容一般比較大，是10u或者更大。

二、作用

去耦電容主要有2個作用：（1）去除高頻信號干擾；（2）蓄能作用；（而實(shí)際上，芯片附近的電容還有蓄能的作用，這是第二位）

高頻器件在工作的時候，其電流是不連續(xù)的，而且頻率很高，而器件VCC到總電源有一段距離，即便距離不長，在頻率很高的情況下，阻抗Z=i*wL+R，線路的電感影響也會非常大，會導(dǎo)致器件在需要電流的時候，不能被及時供給。而去耦電容可以彌補(bǔ)此不足。這也是為什么很多電路板在高頻器件VCC管腳處放置小電容的原因之一（在vcc引腳上通常并聯(lián)一個去耦電容，這樣交流分量就從這個電容接地。）

所謂的耦合：是在前后級間傳遞信號而不互相影響各級靜態(tài)工作點(diǎn)的元件 有源器件在開關(guān)時產(chǎn)生的高頻開關(guān)噪聲將沿著電源線傳播。去耦電容的主要功能就是提供一個局部的直流電源給有源器件，以減少開關(guān)噪聲在板上的傳播和將噪聲引導(dǎo)到地。 從電路來說，總是存在驅(qū)動的源和被驅(qū)動的負(fù)載。如果負(fù)載電容比較大，驅(qū)動電路要把電容充電、放電，才能完成信號的跳變，在上升沿比較陡峭的時候，電流比較大，這樣驅(qū)動的電流就會吸收很大的電源電流，由于電路中的電感，電阻（特別是芯片管腳上的電感，會產(chǎn)生反彈），這種電流相對于正常情況來說實(shí)際上就是一種噪聲，會影響前級的正常工作。這就是耦合。 去耦電容就是起到一個電池的作用，滿足驅(qū)動電路電流的變化，避免相互間的耦合干擾。

三、為什么用的是0.1uf 大小的電容，這個值有沒有要求？

有源器件在開關(guān)時產(chǎn)生的高頻開關(guān)噪聲將沿著電源線傳播。去耦電容的主要功能就是提供一個局部的直流電源給有源器件，以減少開關(guān)噪聲在板上的傳播和將噪聲引導(dǎo)到地。

去耦電容在集成電路電源和地之間有兩個作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容值是0.1μF。這個電容的分布電感的典型值是5μH。0.1μF的去耦電容有5nH的分布電感，它的并行共振頻率大約在7MHz左右，也就是說，對于10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。1μF、10μF的電容，并行共振頻率在2MHz以上，去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容，或1個蓄能電容，可選10μF左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時表現(xiàn)為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用并不嚴(yán)格，其電容值可按C=1/F來計(jì)算，即10MHz取0.1μF，100MHz取0.01μF。

簡單總結(jié)——去耦電容和旁路電容都是起到抗干擾的作用。對于同一電路來說，旁路電容是把輸入信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除，而去耦電容也稱退耦電容，是把輸出信號的干擾作為濾除對象。去耦電容用在放大電路中不需要交流的地方，用來消除自激，使放大器穩(wěn)定工作。

Part 2 為什么IC需要自己的去耦電容？

為什么IC需要自己的去耦電容？

為了保證高頻輸入和輸出。

每個集成電路(IC)都必須使用電容將各電源引腳連接到器件上的地，原因有二：防止噪聲影響其本身的性能，以及防止它傳輸噪聲而影響其它電路的性能。

電力線就像天線一樣，可能會拾取其它地方的高頻(HF)噪聲，然后通過電場、磁場、電磁場和直接傳導(dǎo)等方式耦合到系統(tǒng)中。電源端的高頻噪聲會影響許多電路的性能，因此，必須將IC電源上存在的任何高頻噪聲短接到地。為實(shí)現(xiàn)噪聲短接，我們不能使用導(dǎo)體，因?yàn)樗鼤斐芍绷鞫搪?，燒?a target="_blank">保險絲，但可以使用電容(通常為1nF至100nF)，它不僅能隔直，而且能實(shí)現(xiàn)高頻噪聲的短路連接。

1cm導(dǎo)線或PC走線具有大約8nH的電感(5Ω、100MHz時)，很難形成短路。用作高頻短路的電容必須具有較低的引線和PC走線電感，因此，各電源電容必須非?？拷ヱ畹腎C的兩個引腳。選擇內(nèi)部電感較低的電容也很重要，通常使用陶瓷電容。

許多IC中的電路會在電源端產(chǎn)生高頻噪聲，這種噪聲也必須通過跨接在電源上的電容進(jìn)行短路，以免破壞系統(tǒng)的其它部分。同樣，引線和PC走線的長度至關(guān)重要：一方面，長引線會充當(dāng)電感，使短路不夠理想；另一方面，長導(dǎo)體會充當(dāng)天線，通過電場、磁場和電磁場等方式將高頻噪聲傳輸?shù)较到y(tǒng)的其它部分。

因此，每個IC的每個電源引腳都應(yīng)通過電感非常低的電容連接到IC的地引腳，地引腳可能有多個，必須利用較寬的低電感PC走線將所有地引腳接合在一起，使之成為單個低阻抗等電位星型接地點(diǎn)，這一點(diǎn)非常重要。

采用去耦和不采用去耦的緩沖電路（測量結(jié)果）

為帶去耦電容器和不帶去耦電容器（C1 和C2）情況下用于驅(qū)動 R-C 負(fù)載的緩沖電路。我們注意到，在不使用去耦電容器的情況下，電路的輸出信號包含高頻 (3.8MHz) 振蕩。對于沒有去耦電容器的放大器而言，通常會出現(xiàn)穩(wěn)定性低、瞬態(tài)響應(yīng)差、啟動出現(xiàn)故障以及其它多種異常問題。

帶去耦合和不帶去耦合情況下的電流

電源線跡的電感將限制暫態(tài)電流。 去耦電容與器件非常接近，因此電流路徑的電感很小。在暫態(tài)過程中，該電容器可在非常短的時間內(nèi)向器件提供超大量的電流。 未采用去耦電容的器件無法提供暫態(tài)電流，因此放大器的內(nèi)部節(jié)點(diǎn)會下垂（通常稱為干擾）。無去耦電容的器件其內(nèi)部電源干擾會導(dǎo)致器件工作不連續(xù)，原因是內(nèi)部節(jié)點(diǎn)未獲得正確的偏置。

PCB板中去耦電容的分類

去耦電容在補(bǔ)償集成片或電路板工作電壓跌落時能起到儲能作用。它可以分成整體的、局部的和板間的三種。整體去耦電容又稱旁路電容，它工作于低頻（<1MHz）范圍狀態(tài)，為整個電路板提供一個電流源，補(bǔ)償電路板工作時產(chǎn)生的ΔI噪聲電流，保證工作電源電壓的穩(wěn)定。它的大小為PCB上所有負(fù)載電容和的50~100倍。它應(yīng)放置在緊靠PCB外接電源線和地線的地方，印制線密度很高的地方。這不僅不會減小低頻去耦，而且還會為PCB上布置關(guān)鍵性的印制線提供空間。

局部去耦電容有兩個作用。

第一，出于功能上的考慮：通過電容的充放電使集成片得到的供電電壓比較平穩(wěn)，不會由于電壓的暫時跌落導(dǎo)致集成片功能受到影響；

第二，出于EMC考慮：為集成片的瞬變電流提供就近的高頻通道，使電流不至于通過環(huán)路面積較大的供電線路，從而大大減小向外的輻射噪聲。同時由于各集成片擁有自己的高頻通道，相互之間沒有公共阻抗，抑止了其阻抗耦合。局部去耦電容安裝在每個集成片的電源端子和接地端子之間，并盡量靠近集成片。

板間去耦電容是指電源面和接地面之間的電容，它是高頻率時去耦電流的主要來源。板間電容可以通過增加電源層和接地層間面積來增大。在PCB中，一些接地面可以布到了電源層，移去這些接地面，用電源隔離區(qū)代之，可以增加板間電容。

在直流電源回路中，負(fù)載的變化會引起電源噪聲。例如在數(shù)字電路中，當(dāng)電路從一個狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時，就會在電源線上產(chǎn)生一個很大的尖峰電流，形成瞬變的噪聲電壓。配置去耦電容可以抑制因負(fù)載變化而產(chǎn)生的噪聲，是印制電路板的可靠性設(shè)計(jì)的一種常規(guī)做法，好的高頻去耦電容可以去除高到1GHz的高頻成分。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計(jì)印制線路板時，每個集成電路的電源、地之間都要加一個去耦電容。去耦電容有兩個作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關(guān)門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。

去耦電容的配置原則如下：

1、電源分配濾波電容

電源輸入端跨接一個10μF~100μF的電解電容器，如果印制電路板的位置允許，采用以上的電解電容器的抗干擾效果會更好。1μF,10μF電容，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進(jìn)入印制板的地方和一個1μF或10μF的去高頻電容往往是有利的，即使是用電池供電的系統(tǒng)也需要這種電容。

2、芯片配置去耦電容

為每個集成電路芯片配置一個0.01μF的陶瓷電容器。數(shù)字電路中典型的去耦電容為0.1/μF的去耦電容有5nH分布電感，它的并行共振頻率在7MHz左右，也就是說對于10MHz以下的噪聲有較好的去耦作用，對40MHz以上的噪聲幾乎不起作用。如遇到印制電路板空間小而裝不下時，可每4~10個芯片配置一個1μF~10μF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz~20MHz范圍內(nèi)阻抗小于1μF~10μF而且漏電流很?。?.5μA以下）。去耦電容值的選取并不嚴(yán)格，可按C=1/f計(jì)算，即10MHz取0.1μF。對微控制器構(gòu)成的系統(tǒng)，取0.1μF~0.01μF之間都可以。

3、必要時加蓄放電容

每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10μF。通常使用的大電容為電解電容，但是在濾波頻率比較高時，最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時表現(xiàn)為電感，最好使用鉭電容或聚碳酸酯電容。

良好與糟糕 PCB 板面布局的對比

除了使用去耦電容器外，還要在去耦電容器、電源和接地端之間采取較短的低阻抗連接。 將良好的去耦合板面布局與糟糕的布局進(jìn)行了對比。應(yīng)始終嘗試著讓去耦合連接保持較短的距離，同時避免在去耦合路徑中出現(xiàn)通孔，原因是通孔會增加電感。大部分產(chǎn)品說明書都會給出去耦合電容器的推薦值。如果沒有給出，則可以使用 0.1uF。

PCB布板時去耦電容的擺放問題

相信對做硬件的工程師，畢業(yè)開始進(jìn)公司時，在設(shè)計(jì)PCB時，老工程師都會對他說，PCB走線不要走直角，走線一定要短，電容一定要就近擺放等等。但是一開始我們可能都不了解為什么這樣做，就憑他們的幾句經(jīng)驗(yàn)對我們來說是遠(yuǎn)遠(yuǎn)不夠的哦，當(dāng)然如果你沒有注意這些細(xì)節(jié)問題，今后又犯了，可能又會被他們罵，“都說了多少遍了電容一定要就近擺放，放遠(yuǎn)了起不到效果等等”，往往經(jīng)驗(yàn)告訴我們其實(shí)那些老工程師也是只有一部分人才真正掌握其中的奧妙，我們一開始不會也不用難過，多看看資料很快就能掌握的。直到被罵好幾次后我們回去找相關(guān)資料，為什么設(shè)計(jì)PCB電容要就近擺放呢，等看了資料后就能了解一些，可是網(wǎng)上的資料很雜散，很少能找到一個很全方面講解的。工作兩年后，我看到了相關(guān)人士講的相關(guān)文章。下面這篇文章是我轉(zhuǎn)載于博士的一片關(guān)于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類似問題的發(fā)生。

老師問： 為什么去耦電容就近擺放呢?學(xué)生答： 因?yàn)樗杏行О霃脚?，放的遠(yuǎn)了失效的。

電容的去耦半徑

電容去耦的一個重要問題是電容的去耦半徑。大多數(shù)資料中都會提到電容擺放要盡量靠近芯片，多數(shù)資料都是從減小回路電感的角度來談這個擺放距離問題。確實(shí)，減小電感是一個重要原因，但是還有一個重要的原因大多數(shù)資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離芯片過遠(yuǎn)，超出了它的去耦半徑，電容將失去它的去耦的作用。

理解去耦半徑最好的辦法就是考察噪聲源和電容補(bǔ)償電流之間的相位關(guān)系。當(dāng)芯片對電流的需求發(fā)生變化時，會在電源平面的一個很小的局部區(qū)域內(nèi)產(chǎn)生電壓擾動，電容要補(bǔ)償這一電流（或電壓），就必須先感知到這個電壓擾動。信號在介質(zhì)中傳播需要一定的時間，因此從發(fā)生局部電壓擾動到電容感知到這一擾動之間有一個時間延遲。同樣，電容的補(bǔ)償電流到達(dá)擾動區(qū)也需要一個延遲。因此必然造成噪聲源和電容補(bǔ)償電流之間的相位上的不一致。

特定的電容，對與它自諧振頻率相同的噪聲補(bǔ)償效果最好，我們以這個頻率來衡量這種相位關(guān)系。設(shè)自諧振頻率為f，對應(yīng)波長為λ，補(bǔ)償電流表達(dá)式可寫為：

其中，A是電流幅度，R為需要補(bǔ)償?shù)膮^(qū)域到電容的距離，C為信號傳播速度。

當(dāng)擾動區(qū)到電容的距離達(dá)到λ/4時，補(bǔ)償電流的相位為π，和噪聲源相位剛好差180度，即完全反相。此時補(bǔ)償電流不再起作用，去耦作用失效，補(bǔ)償?shù)哪芰繜o法及時送達(dá)。為了能有效傳遞補(bǔ)償能量，應(yīng)使噪聲源和補(bǔ)償電流的相位差盡可能的小，最好是同相位的。距離越近，相位差越小，補(bǔ)償能量傳遞越多，如果距離為0，則補(bǔ)償能量百分之百傳遞到擾動區(qū)。這就要求噪聲源距離電容盡可能的近，要遠(yuǎn)小于λ/4。實(shí)際應(yīng)用中，這一距離最好控制在λ/40-λ/50之間，這是一個經(jīng)驗(yàn)數(shù)據(jù)。

例如：0.001uF陶瓷電容，如果安裝到電路板上后總的寄生電感為1.6nH，那么其安裝后的諧振頻率為125.8MHz，諧振周期為7.95ps。假設(shè)信號在電路板上的傳播速度為166ps/inch，則波長為47.9英寸。電容去耦半徑為47.9/50=0.958英寸，大約等于2.4厘米。

本例中的電容只能對它周圍2.4厘米范圍內(nèi)的電源噪聲進(jìn)行補(bǔ)償，即它的去耦半徑2.4厘米。不同的電容，諧振頻率不同，去耦半徑也不同。對于大電容，因?yàn)槠渲C振頻率很低，對應(yīng)的波長非常長，因而去耦半徑很大，這也是為什么我們不太關(guān)注大電容在電路板上放置位置的原因。對于小電容，因去耦半徑很小，應(yīng)盡可能的靠近需要去耦的芯片，這正是大多數(shù)資料上都會反復(fù)強(qiáng)調(diào)的，小電容要盡可能近的靠近芯片放置。

Part 3 去耦電容的容值計(jì)算和布局布線

有源器件在開關(guān)時產(chǎn)生的高頻開關(guān)噪聲將沿著電源線傳播。去耦電容的主要功能就是提供一個局部的直流電源給有源器件，以減少開關(guān)噪聲在板上的傳播， 和將噪聲引導(dǎo)到地。

去耦電容的容值計(jì)算

去耦的初衷是：不論IC對電流波動的規(guī)定和要求如何都要使電壓限值維持在規(guī)定的允許誤差范圍之內(nèi)。

使用表達(dá)式：C⊿U=I⊿t

由此可計(jì)算出一個IC所要求的去耦電容的電容量C。

注：⊿U是實(shí)際電源總線電壓所允許的降低，單位為V。I是以A（安培）為單位的最大要求電流；⊿t是這個要求所維持的時間。

某公司推薦的去耦電容容值計(jì)算方法：推薦使用遠(yuǎn)大于1/m乘以等效開路電容的電容值。

此處m是在IC的電源插針上所允許的電源總線電壓變化的最大百分?jǐn)?shù)，一般IC的數(shù)據(jù)手冊都會給出具體的參數(shù)值。

等效開路電容定義為：C=P/(f·U^2)

式中：

P——IC所耗散的總瓦數(shù)；U——IC的最大DC供電電壓；f——IC的時鐘頻率。

一旦決定了等效開關(guān)電容，再用遠(yuǎn)大于1/m的值與它相乘來找出IC所要求的總?cè)ヱ铍娙葜?。然后還要把結(jié)果再與連接到相同電源總線電源插針的總數(shù)相除，最后求得安裝在每個連接到電源總線的所有電源插針附近的電容值。

去耦電容選擇不同容值組合的原因：

在去耦電容的設(shè)計(jì)上，通常采用幾個不同容值（通常相差二到三個數(shù)量級，如0.1uF與10uF），基本的出發(fā)點(diǎn)是分散串聯(lián)諧振以獲得一個較寬頻率范圍內(nèi)的較低阻抗。

電容諧振頻率的解釋：

由于焊盤和引腳的原因，每個電容都存在等效串聯(lián)電感（ESL），因此自身會形成一個串聯(lián)諧振電路，LC串聯(lián)諧振電路存在一個諧振頻率，隨著電力的頻率不同，電容的特性也隨之變化，在工作頻率低于諧振頻率時，電容總體呈容性，在工作頻率高于諧振頻率時，電容總體呈感性，此時去耦電容就失去了去耦的效果，如下圖所示。因此，要提高串聯(lián)諧振頻率，就要盡可能降低電容的等效串聯(lián)電感。

電容的容值選擇一般取決于電容的諧振頻率。

不同封裝的電容有不同的諧振頻率，下表列出了不同容值不同封裝的電容的諧振頻率：

需要注意的是數(shù)字電路的去耦，低的ESR值比諧振頻率更為重要，因?yàn)榈偷腅SR值可以提供更低阻抗的到地通路，這樣當(dāng)超過諧振頻率的電容呈現(xiàn)感性時仍能提供足夠的去耦能力。

降低去耦電容ESL的方法：

去耦電容的ESL是由于內(nèi)部流動的電流引起的，使用多個去耦電容并聯(lián)的方式可以降低電容的ESL影響，而且將兩個去耦電容以相反走向放置在一起，從而使它們的內(nèi)部電流引起的磁通量相互抵消，能進(jìn)一步降低ESL。（此方法適用于任何數(shù)目的去耦電容，注意不要侵犯DELL公司的專利）

IC去耦電容的數(shù)目選擇

在設(shè)計(jì)原理圖的時候，經(jīng)常遇到的問題是為芯片的電源引腳設(shè)計(jì)去耦電容，上面已經(jīng)介紹了去耦電容的容值選擇，但是數(shù)目選擇怎么確定呢？理論上是每個電源引腳最好分配一個去耦電容，但是在實(shí)際情況中，卻經(jīng)?？吹饺ヱ铍娙莸臄?shù)目要少于電源引腳數(shù)目的情況，如freescale提供的iMX233的PDK原理圖中，內(nèi)存SDRAM有15個電源引腳，但是去耦電容的數(shù)目是10個。

去耦電容數(shù)目選擇依據(jù)：

在布局空間允許的情況下，最好做到一個電源引腳分配一個去耦電容，但是在空間不足的時候，可以適當(dāng)削減電容的數(shù)目，具體情況應(yīng)該根據(jù)芯片上電源引腳的具體分布決定，因?yàn)閺S家在設(shè)計(jì)IC的時候，經(jīng)常是幾個電源引腳在一起，這樣可以共用去耦電容，減少去耦電容的數(shù)目。

電容的安裝方法

電容的擺放

對于電容的安裝，首先要提到的就是安裝距離。容值最小的電容，有最高的諧振頻率，去耦半徑最小，因此放在最靠近芯片的位置。容值稍大些的可以距離稍遠(yuǎn)，最外層放置容值最大的。但是，所有對該芯片去耦的電容都盡量靠近芯片。另外的一個原因是：如果去耦電容離IC電源引腳較遠(yuǎn)，則布線阻抗將減小去耦電容的效力。

還有一點(diǎn)要注意，在放置時，最好均勻分布在芯片的四周，對每一個容值等級都要這樣。通常芯片在設(shè)計(jì)的時候就考慮到了電源和地引腳的排列位置，一般都是均勻分布在芯片的四個邊上的。因此，電壓擾動在芯片的四周都存在，去耦也必須對整個芯片所在區(qū)域均勻去耦。

電容的安裝

在安裝電容時，要從焊盤拉出一小段引出線，然后通過過孔和電源平面連接，接地端也是同樣。放置過孔的基本原則就是讓這一環(huán)路面積最小，進(jìn)而使總的寄生電感最小。圖16顯示了幾種過孔放置方法。

第一種方法從焊盤引出很長的引出線然后連接過孔，這會引入很大的寄生電感，一定要避免這樣做，這時最糟糕的安裝方式。

第二種方法在焊盤的兩個端點(diǎn)緊鄰焊盤打孔，比第一種方法路面積小得多，寄生電感也較小，可以接受。

第三種在焊盤側(cè)面打孔，進(jìn)一步減小了回路面積，寄生電感比第二種更小，是比較好的方法。

第四種在焊盤兩側(cè)都打孔，和第三種方法相比，相當(dāng)于電容每一端都是通過過孔的并聯(lián)接入電源平面和地平面，比第三種寄生電感更小，只要空間允許，盡量用這種方法。

最后一種方法在焊盤上直接打孔，寄生電感最小，但是焊接是可能會出現(xiàn)問題，是否使用要看加工能力和方式。

推薦使用第三種和第四種方法。

需要強(qiáng)調(diào)一點(diǎn)：有些工程師為了節(jié)省空間，有時讓多個電容使用公共過孔。任何情況下都不要這樣做。最好想辦法優(yōu)化電容組合的設(shè)計(jì)，減少電容數(shù)量。

由于印制線越寬，電感越小，從焊盤到過孔的引出線盡量加寬，如果可能，盡量和焊盤寬度相同。這樣即使是0402封裝的電容，你也可以使用20mil寬的引出線。引出線和過孔安裝如圖17所示，注意圖中的各種尺寸。

對于大尺寸的電容，比如板級濾波所用的鉭電容，推薦用圖18中的安裝方法。注意：小尺寸電容禁止在兩個焊盤間打孔，因?yàn)槿菀滓鸲搪贰?/p>

綜上所述，在選擇去耦電容時，需要考慮的因素有電容的ESR、ESL值，諧振頻率，布局時要注意根據(jù)IC電源引腳的數(shù)目和周圍布局空間決定去耦電容數(shù)目，根據(jù)去耦半徑?jīng)Q定具體的布局位置。