為便于實(shí)現(xiàn)如此龐大的吞吐量，JESD204B標(biāo)準(zhǔn)應(yīng)運(yùn)而生

問(wèn)：我購(gòu)買(mǎi)了一個(gè)雙通道ADC，并配置成數(shù)字下變頻器。但現(xiàn)在有人說(shuō)其實(shí)我有四個(gè)轉(zhuǎn)換器!!!難道是我買(mǎi)數(shù)據(jù)轉(zhuǎn)換器時(shí)沒(méi)留神參加了“買(mǎi)一贈(zèng)一”活動(dòng)？

答：自從第一枚單片式硅基模數(shù)轉(zhuǎn)換器(ADC)誕生以來(lái)，ADC技術(shù)一直緊跟硅加工技術(shù)快速發(fā)展的步伐。

這些年來(lái)，硅加工技術(shù)已發(fā)展到非常高的程度，現(xiàn)在已經(jīng)能采用經(jīng)濟(jì)的方式設(shè)計(jì)具有很多強(qiáng)大數(shù)字處理功能的ADC。早先的ADC設(shè)計(jì)使用的數(shù)字電路非常少，主要用于糾錯(cuò)和數(shù)字驅(qū)動(dòng)器。新一代GSPS（每秒千兆樣本）轉(zhuǎn)換器（也稱為RF采樣ADC）利用成熟的65 nm CMOS技術(shù)實(shí)現(xiàn)，可以集成許多數(shù)字處理功能來(lái)增強(qiáng)ADC的性能。當(dāng)采樣速率（在GSPS范圍內(nèi)）較高時(shí)，龐大的數(shù)據(jù)負(fù)載（每秒比特?cái)?shù)）也隨之而來(lái)。就以AD9680為例，這是一款14位、1.25 GSP S/1GSPS/820 MSPS/500 MSPS JESD204B雙通道模數(shù)轉(zhuǎn)換器。在達(dá)到最高采樣速率1.25 GSPS時(shí)，ADC數(shù)據(jù)流為:

14 bits × 2 converter channels × 1.25 Gbps = 35 Gbps

這樣的數(shù)據(jù)量將需要使用大量的LVDS路由通道來(lái)提取數(shù)字?jǐn)?shù)據(jù)。為便于實(shí)現(xiàn)如此龐大的吞吐量，JESD204B標(biāo)準(zhǔn)應(yīng)運(yùn)而生。JESD204B是一種高速數(shù)據(jù)傳輸協(xié)議，采用8位/10位編碼和加擾技術(shù)，旨在確保足夠的信號(hào)完整性。針對(duì)JESD204B標(biāo)準(zhǔn)，總吞吐量變?yōu)?/p>

通過(guò)使用JESD204B標(biāo)準(zhǔn)，以每通道12.5 Gpbs對(duì)四個(gè)高速串行通道上的數(shù)據(jù)吞吐量進(jìn)行劃分。將其與LVDS接口（其中線路速率電容約為1 Gbps/通道）比較，芯片可能需要超過(guò)28對(duì)！快速查閱AD9680數(shù)據(jù)手冊(cè)可以發(fā)現(xiàn)，就連設(shè)置鏈路都要面對(duì)一大堆字母組合。早先的LVDS ADC比較易于實(shí)現(xiàn)，而新一代JESD204B ADC則稍微復(fù)雜一些。如果考慮到內(nèi)部數(shù)字下變頻器(DDC)的設(shè)置，則會(huì)更加復(fù)雜。盡管如此，ADC設(shè)置主要取決于三個(gè)字母：

L = 每條JESD204B鏈路的通道數(shù)M = 每條JESD204B鏈路的轉(zhuǎn)換器數(shù)F = 每條JESD204B鏈路中每幀數(shù)據(jù)的8位字節(jié)數(shù)

就以AD9250為例，這是一款14位、250 MSPS JESD204B雙通道模數(shù)轉(zhuǎn)換器。圖1顯示了AD9250采用默認(rèn)設(shè)置的框圖。

圖1. 設(shè)置AD9250。

在此設(shè)置中，由于AD9250中沒(méi)有其他數(shù)字處理任務(wù)，所以JESD204B鏈路（JESD204B發(fā)射器）一目了然。對(duì)于JESD204B鏈路來(lái)說(shuō)，通道A為轉(zhuǎn)換器“0”( M0 )，而通道B為轉(zhuǎn)換器“1”(M1)，這就意味著“M”的值為2。此設(shè)置的總線路速率為

將其與采樣速率為1 GSPS的AD9680進(jìn)行比較—在后面這種情況下，有兩個(gè)數(shù)字下變頻器(DDC)用于復(fù)數(shù)(I/Q)設(shè)置。圖2顯示AD9680使用數(shù)字下變頻器(DDC)對(duì)1 GSPS采樣數(shù)據(jù)進(jìn)行4倍抽取。因此，輸出采樣速率(FOUT)為250 MSPS。

圖2. 設(shè)置AD9860-1000，兩個(gè)DDC設(shè)為4倍抽取。

從圖2中可以明顯看出，AD9680可以通過(guò)內(nèi)部數(shù)字下變頻器(DDC)有效降低采樣速率。由于每個(gè)DDC輸出一個(gè)16位數(shù)據(jù)流，此時(shí)實(shí)際的（物理的）轉(zhuǎn)換器位流已與JESD204B字母湯中的“M”參數(shù)互不相干。依照標(biāo)準(zhǔn)，M為每條鏈路的轉(zhuǎn)換器數(shù)。

在修改后的情形中，“M”變成一個(gè)“虛擬”轉(zhuǎn)換器的參數(shù)。雖然從物理上看AD9680只有兩個(gè)ADC通道（A與B），但是當(dāng)DDC啟用復(fù)數(shù)輸出模式后，就會(huì)有四個(gè)不同的（16位）數(shù)據(jù)流通向JESD204B接口。對(duì)于JESD204B接口來(lái)說(shuō)，這就相當(dāng)于此時(shí)有四個(gè)轉(zhuǎn)換器在發(fā)送位流。所以，“M = 4”或轉(zhuǎn)換器乘法發(fā)揮了作用。在這種情況下，輸出線路速率變?yōu)?

這里可以明顯看出AD9680 JESD204B接口的靈活性，因?yàn)槠涮峁┝藘蓚€(gè)可用選項(xiàng)，具體取決于接收邏輯（ASIC或FPGA）對(duì)線路速率的可接受性。表1列出了圖2所示AD9680設(shè)置中JESD204B接口的可用選項(xiàng)。

表1. AD9680 ADC的JESD204B輸出接口配置選項(xiàng)

對(duì)于雙通道ADC（如集成四個(gè)DDC的AD9680），表2顯示了用于各種配置的虛擬轉(zhuǎn)換器映射。

表2. AD9680 ADC的JESD204B輸出接口配置選項(xiàng)