基于脈沖密度調(diào)制技術(shù)的AGC性能的電路設(shè)計(jì)

在上述這些模塊中，D／A模塊有多種方案可選。由于該模塊涉及到制造工藝和系統(tǒng)的外圍電路，而且D／A轉(zhuǎn)換器必須占用一定空間及消耗一定量的功率，因此D／A轉(zhuǎn)換器方案的選取，將對(duì)AGC甚至整個(gè)系統(tǒng)的性能和成本產(chǎn)生很大的影響。

D／A轉(zhuǎn)換器一般有下面三種方案可選：

（1）直接使用專用的D／A轉(zhuǎn)換芯片。這種方案轉(zhuǎn)換速度快，但成本太高，一般不予采用。

（2）脈沖寬度調(diào)制器（PWM）+RC濾波器的方案。該方案成本低廉，但是D／A轉(zhuǎn)換速度慢，AGC電路達(dá)到收斂的時(shí)間長(zhǎng)，嚴(yán)重時(shí)會(huì)產(chǎn)生振蕩。該方案在對(duì)AGC環(huán)路穩(wěn)定性和收斂速度要求不高的通信系統(tǒng)中經(jīng)常被使用。

（3）脈沖密度調(diào)制（PDM）+RC濾波器的方案。該方案可以克服PWM波的諸多缺點(diǎn)，但成本較高，適用于對(duì)控制要求較高的系統(tǒng)。

2 、PDM與PWM的原理及比較

2.1 PWM理論及其特點(diǎn)

PWM是一種通過改變高低電平的比值來得到不同輸出電壓的調(diào)制方式。該調(diào)制輸出周期為T，占空比為N／M（N，M必須是整數(shù)）的方波。

如圖2所示，電容C上的電壓就是PWM的輸出電壓Uout，在RC值足夠大時(shí)，Uout=Uin·（N／M）。PWM的精度與M有著很大的關(guān)系。當(dāng)M=2時(shí)，只有0，1／2和2／2三種電壓輸出；而到M=256時(shí)，就有0，1／256，2／256，3／256，…，256／256一共257種電壓輸出。M的大小取決于VGA的精度。一般來說，VGA能達(dá)到10位以上的精度，就是說M的取值要在1 024以上。隨著M的增大，RC的值也將相應(yīng)增加，否則Uout就會(huì)呈現(xiàn)出明顯的鋸齒狀波形，使增益波動(dòng)，惡化解調(diào)性能。但是如果讓RC增大，在增加元器件成本的同時(shí)，還會(huì)使Uout對(duì)IIR濾波器產(chǎn)生的數(shù)字量變化響應(yīng)變慢，延長(zhǎng)AGC收斂時(shí)間，甚至造成AGC的振蕩，這在AGC電路的設(shè)計(jì)中是嚴(yán)格禁止的。

2.2 PDM原理

PWM的周期T是固定的，改變的是高低電平的占空比；而PDM的脈沖寬度（高電平寬度）是固定的，改變的是脈沖的密集程度，脈沖密集，Uout就越高；脈沖稀疏，則Uout就越低。圖3給出電壓為5／16時(shí)的PDM與PWM波形。

可見，PDM相當(dāng)于在時(shí)域上被打散的PWM。由于PDM的高低電平分布較為均勻，因此在R，C值較小的系統(tǒng)里，也可以濾除高頻交流分量，從而克服PWM的缺點(diǎn)。

2.3 PDM的實(shí)現(xiàn)

假設(shè)PDM的脈沖周期為△T，將時(shí)鐘信號(hào)送入N位計(jì)數(shù)器，實(shí)現(xiàn)0，1，…，2N-1的計(jì)數(shù)。在計(jì)數(shù)的單個(gè)脈沖周期△T里，將計(jì)數(shù)結(jié)果各個(gè)位上的邏輯值經(jīng)過一系列邏輯操作，實(shí)現(xiàn)N位比較基準(zhǔn)脈沖信號(hào)，分別為B0，B1，B2，…，B（N-1）。在每一個(gè)△T里，都只有一個(gè)位上有邏輯“1”，其他位上均為邏輯“0”。同時(shí)將輸出的N位數(shù)據(jù)與該比較基準(zhǔn)脈沖信號(hào)B0，B1，B2，…，B（N-1）進(jìn)行逐位與操作，再將各個(gè)位上的結(jié)果相或，便得到△T內(nèi)的調(diào)制結(jié)果。

對(duì)于N位的信號(hào)，周期為T=2N×△T。對(duì)于8位數(shù)字信號(hào)，PDM調(diào)制結(jié)果為：

PDMout=B7&D7+B6&D6+B5&D5+B4&D4+B3＆D3+B2＆D2+B1＆D1+B0&D0

其中，B0～B7為比較基準(zhǔn)脈沖信號(hào)的低位到高位，而D0～D7為數(shù)字信號(hào)的低位到高位。

如圖4所示，就是8位的PDM比較基準(zhǔn)脈沖信號(hào)。其中，B7～B0的波形分別對(duì)應(yīng)10000000B，01000000B，00100000B，…，00000001B的PDM調(diào)制方波。

例如，對(duì)十六進(jìn)制數(shù)2CH進(jìn)行PDM調(diào)制。2CH對(duì)應(yīng)的二進(jìn)制數(shù)為“00101100”。其中，B5，B3，B2為“1”，其他各位均為“0”，經(jīng)過逐位邏輯操作得：

PDMout=B7&0+B6&0+B5&1+B4&0+B3&1+B2＆1+B1&0+B0＆0=B5+B3+B2

經(jīng)過一個(gè)周期的調(diào)制，使得到圖5所示的PDM調(diào)制信號(hào)。這樣8位的數(shù)字信號(hào)就轉(zhuǎn)化為1位的脈沖信號(hào)。

在實(shí)際工程應(yīng)用中，通常在系統(tǒng)中使用一個(gè)∑-△調(diào)制器來產(chǎn)生PDM波形?！?△調(diào)制器的結(jié)構(gòu)如圖6所示。

寄存器輸出的比特流中高電平的密度代表了輸入信號(hào)的幅度。如果圖6中虛線左側(cè)部分是模擬電路，輸入的是模擬信號(hào)，那么單位時(shí)間內(nèi)輸出比特流中1的個(gè)數(shù)就反映了輸入模擬信號(hào)的幅度，實(shí)現(xiàn)A／D轉(zhuǎn)換功能。如果虛線左側(cè)部分是數(shù)字電路，輸人的是若干比特寬的數(shù)字量，那么對(duì)輸出的比特流進(jìn)行低通濾波后，就得到了相應(yīng)的電壓，實(shí)現(xiàn)的是D／A轉(zhuǎn)換功能。本AGC電路中使用的是∑-△調(diào)制器的D／A功能，并且輸入范圍為0～1 023，可實(shí)現(xiàn)足夠精確的D／A轉(zhuǎn)換。

3 、PDM與PWM的仿真比較

3.1 PDM與PWM收斂時(shí)間仿真比較

圖7是用Matlab對(duì)PDM和PWM進(jìn)行的仿真對(duì)比。其中，電路參數(shù)：VGA增益為15 dB／V，R=100 Ω，C=0.1μF，AGC工作時(shí)鐘為10 MHz。

從圖7中可以看出，在相同的R，C條件下，使用PDM調(diào)制的AGC電路，在收斂時(shí)間上小于使用PWM調(diào)制的AGC電路。

3.2 PDM與PWM環(huán)路穩(wěn)定性仿真比較

從圖8和圖9中可以看出，在相同的R，C條件下，使用PDM調(diào)制的AGC電路，Uout的抖動(dòng)小于使用PWM調(diào)制的AGC電路，環(huán)路穩(wěn)定性明顯較好。

4、結(jié) 語

本文通過PDM和傳統(tǒng)的PWM兩種調(diào)制方式的比較，最終得出使用PDM調(diào)制方式來充當(dāng)AGC電路的D／A轉(zhuǎn)換器，從而控制前端VGA的增益的方案。該方案相對(duì)于PWM方案具有更短的AGC收斂時(shí)間和更穩(wěn)定的環(huán)路特性。通過Matlab仿真驗(yàn)證，表明了該方案的可行性。