0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于CMOS工藝下的Gillbert單元乘法器的研究

電子設計 ? 來源:郭婷 ? 作者:電子設計 ? 2019-05-31 08:20 ? 次閱讀

引言

集成電路系統(tǒng)中,模擬乘法器在信號調制解調、鑒相、頻率轉換、自動增益控制和功率因數(shù)校正控制等許多方面有著非常廣泛的應用。實現(xiàn)模擬乘法器的方法有很多,按采用的工藝不同,可以分為三極管乘法器和CMOS乘法器。

CMOS模擬乘法器的工作原理有三種:基于MOS管在飽和區(qū)工作時的平方法則,這種模擬乘法器性能好,但結構復雜;基于MOS管在線性區(qū)工作時的電流電壓法則,這種模擬乘法器比較適宜低壓運用;采用Gillbert單元實現(xiàn)的模擬乘法器。本文詳細分析了采用Gillbert單元實現(xiàn)的模擬乘法器的原理,對其進行了改進,使它能擁有更低的工作電壓和更大的輸入范圍。

基本電路原理

簡單的Gillbert單元CMOS模擬乘法器如圖1所示,圖中M1管給乘法器提供偏置電流ISS。忽略MOS管的溝道長度調制效應,工作在飽和區(qū)的MOS管電流都可以寫成:

基于CMOS工藝下的Gillbert單元乘法器的研究

若M2、M3的寬長比相同,設為(w/1)2,由Vx=VGS3-VGS2可得:

基于CMOS工藝下的Gillbert單元乘法器的研究

若M4、M5、M6、M7這四個管子的寬長比相同,設為(w/1)4,則可以得到:

基于CMOS工藝下的Gillbert單元乘法器的研究

由VGS4-VCS5=Vy得:

基于CMOS工藝下的Gillbert單元乘法器的研究

從而有:

基于CMOS工藝下的Gillbert單元乘法器的研究

同理可得:

基于CMOS工藝下的Gillbert單元乘法器的研究

所以:

基于CMOS工藝下的Gillbert單元乘法器的研究

基于CMOS工藝下的Gillbert單元乘法器的研究

基于CMOS工藝下的Gillbert單元乘法器的研究

如此就實現(xiàn)了乘法功能。

如果要使圖1中的乘法器正常工作,那么至少要保證所有的管子都處在飽和工作區(qū),因此電源電壓至少需要:

基于CMOS工藝下的Gillbert單元乘法器的研究

式中在電源的飽和壓降。如果要實現(xiàn)兩個大電電壓較低的情況下,電路不能正常工作,因此需要對它進行改進,降低乘法器的工作電壓。

如圖2所示,將輸入電壓Vx產生的電流通過M4、M5鏡像到M6、M7管。把M2、M3的寬長比設成相等,用(w/1)2,3來表示;把M8、M9、M10、M11的寬長比設成相等,用(w/1)8,9來表示;把M4、M5、M6、M7的寬長比設成相等。可得:

基于CMOS工藝下的Gillbert單元乘法器的研究

與圖1中的電路相比,圖2的模擬乘法器工作所需要的電源電壓比圖1少一個飽和壓降,所以能在更低的電源電壓下工作。與圖1相似,如果圖2的電路要正常工作,那么

基于CMOS工藝下的Gillbert單元乘法器的研究

的飽和壓降。如果要實現(xiàn)兩個大電壓信號的相乘,該輸入范圍是遠遠不夠的。因此,本文在乘法器的輸入端加入了一個有源衰減電路,以增大電路的輸入范圍。

NMOS有源衰減電路如圖3(a)所示,它提供Vx的輸入;PMOS有源衰減電路如圖3(b)所示,提供Vy的輸入。兩個電路的原理相同,以圖3(a)中的NMOS電路為例,設A點輸入電壓VA,M2處在飽和區(qū),VB

基于CMOS工藝下的Gillbert單元乘法器的研究

M5、M6作為電平位移電路,為乘法器的輸入端提供電壓偏置。由(11)式可得:

基于CMOS工藝下的Gillbert單元乘法器的研究

通過調整M1、M2的寬長比可以調節(jié)Vout與Vin的比值,改變它的輸入范圍。

仿真結果

基于上華0.6μm CMOS工藝,電路采用Cadence Spectre仿真器進行了仿真模擬。乘法器使用3V電源電壓時,仿真結果顯示,當輸入電壓在0~2V之間變化時,輸出基本上與輸入成線性變化。也就是說,采用3V電源電壓時,乘法器的兩個輸入電壓能夠達到2V而不產生明顯線性失真。這驗證了本文設計的正確性。

結語

本文分析了CMOS工藝下的Gillbert單元乘法器,對這種乘法器做了改進,降低了乘法器工作所需要的電源電壓,擴大了乘法器的輸入范圍。


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • CMOS
    +關注

    關注

    58

    文章

    5620

    瀏覽量

    234489
  • 三極管
    +關注

    關注

    142

    文章

    3561

    瀏覽量

    120878
  • 仿真器
    +關注

    關注

    14

    文章

    1008

    瀏覽量

    83437
收藏 人收藏

    評論

    相關推薦

    結構簡單的高線性CMOS四象限模擬乘法器設計

    陸曉俊,李富華 蘇州大學四象限模擬乘法器是模擬信號處理系統(tǒng)中的重要組成單元,它被廣泛地應用于鎖相環(huán)、頻率變換、調制與解調、自適應濾波等許多模擬信號處理電路中。目前,適應于低壓工作的CMOS四象
    發(fā)表于 07-16 07:40

    怎么設計基于FPGA的WALLACETREE乘法器?

    周期短,受到很多廠家和研究機構的關注。利用它的可編程和可擴展性,可將傳統(tǒng)乘法器設計方法應用到FPGA芯片中。乘法器設計基本上是部分積的生成及其之間的相加的優(yōu)化過程。
    發(fā)表于 09-03 07:16

    模擬乘法器AD834的原理與應用

    模擬乘法器AD834的原理與應用:AD834是美國ADI公司推出的寬頻寬、四象限、高性能的模擬乘法器。它工作穩(wěn)定,計算誤差小,并具有低失真和微功耗的特點,本文介紹了AD834模擬乘法器
    發(fā)表于 09-29 10:49 ?186次下載

    乘法器的基本概念

    乘法器的基本概念 乘法器是一種完成兩個互不相關的模擬信號相乘作用的電子器件。理想乘法器的輸出特性方程可由下式表示: UO
    發(fā)表于 05-18 14:03 ?1.4w次閱讀
    <b class='flag-5'>乘法器</b>的基本概念

    1/4平方乘法器

    1/4平方乘法器 這種乘法器是根據(jù)數(shù)學關系設計而成的,因此稱為1/4平方乘法電路,或稱1/4平方乘法器。其
    發(fā)表于 05-18 14:08 ?1914次閱讀
    1/4平方<b class='flag-5'>乘法器</b>

    脈沖-寬度-高度調制乘法器

    脈沖-寬度-高度調制乘法器 脈沖-寬度-高度調制乘法器雙稱為時間分割乘法器。這類乘法器電路原理圖如圖5.4-24A所示。圖中,三角波電壓UT和模擬輸入電壓UY
    發(fā)表于 05-18 14:23 ?1959次閱讀
    脈沖-寬度-高度調制<b class='flag-5'>乘法器</b>

    變跨導乘法器

    變跨導乘法器 這種乘法器現(xiàn)在已經成為一種工業(yè)上的標準方法,是應用極為廣泛的優(yōu)質乘法器
    發(fā)表于 05-18 16:00 ?1193次閱讀

    基于FPGA的WALLACE TREE乘法器設計

    本文著重介紹了一種基于WALLACETREE優(yōu)化算法的改進型乘法器架構。根據(jù)FPGA內部標準獨特slice單元,有必要對WALLACE TREE部分單元加以研究優(yōu)化,從而讓在FPGA的
    發(fā)表于 11-17 10:50 ?5158次閱讀
    基于FPGA的WALLACE TREE<b class='flag-5'>乘法器</b>設計

    低壓高頻CMOS電流乘法器原理圖

    低壓高頻CMOS電流乘法器原理圖通過調節(jié)跨導參數(shù)k和參數(shù)a,來調節(jié)乘法器的增益。參數(shù)k和MOS管的尺寸直接相關。
    發(fā)表于 03-14 17:25 ?2582次閱讀
    低壓高頻<b class='flag-5'>CMOS</b>電流<b class='flag-5'>乘法器</b>原理圖

    乘法器

    一個自己寫的八位數(shù)的乘法器
    發(fā)表于 12-01 15:45 ?17次下載

    硬件乘法器是什么?

    硬件乘法器是現(xiàn)代計算機中必不可少的一部分,其基礎是加法器結構。
    的頭像 發(fā)表于 05-11 10:52 ?8762次閱讀

    使用verilogHDL實現(xiàn)乘法器

    本文在設計實現(xiàn)乘法器時,采用了4-2和5-2混合壓縮器對部分積進行壓縮,減少了乘法器的延時和資源占 用率;經XilinxISE和QuartusII兩種集成開發(fā)環(huán)境的綜合仿真測試,與用
    發(fā)表于 12-19 13:30 ?1.1w次閱讀
    使用verilogHDL實現(xiàn)<b class='flag-5'>乘法器</b>

    BJ-EPM240學習板:乘法器設計實驗

    乘法器是模擬式電子式電能表的重要組成部分,也是電能表計量誤差的最主要來源。對時分割乘法器在諧波條件的計量誤差進行了定量的研究與分析,根據(jù)時分割乘法
    的頭像 發(fā)表于 12-24 07:05 ?2499次閱讀
    BJ-EPM240學習板:<b class='flag-5'>乘法器</b>設計實驗

    乘法器原理_乘法器的作用

    乘法器(multiplier)是一種完成兩個互不相關的模擬信號相乘作用的電子器件。它可以將兩個二進制數(shù)相乘,它是由更基本的加法器組成的。乘法器可以通過使用一系列計算機算數(shù)技術來實現(xiàn)。乘法器
    發(fā)表于 02-18 15:08 ?2.6w次閱讀
    <b class='flag-5'>乘法器</b>原理_<b class='flag-5'>乘法器</b>的作用

    采用Gillbert單元如何實現(xiàn)CMOS模擬乘法器的應用設計

    在集成電路系統(tǒng)中,模擬乘法器在信號調制解調、鑒相、頻率轉換、自動增益控制和功率因數(shù)校正控制等許多方面有著非常廣泛的應用。實現(xiàn)模擬乘法器的方法有很多,按采用的工藝不同,可以分為三極管乘法器
    的頭像 發(fā)表于 03-23 09:40 ?4899次閱讀
    采用<b class='flag-5'>Gillbert</b><b class='flag-5'>單元</b>如何實現(xiàn)<b class='flag-5'>CMOS</b>模擬<b class='flag-5'>乘法器</b>的應用設計