為了及時(shí)完成捷變射頻收發(fā)器設(shè)計(jì),使用針對(duì)寬帶而優(yōu)化的高性能轉(zhuǎn)換器及其相關(guān)的高速FPGA是有必要的,但許多設(shè)計(jì)人員還需要其它資源。由于器件的復(fù)雜性,考慮到互連格式和協(xié)議的挑戰(zhàn),以及電路板布局的微妙,“獨(dú)自一人”或“幾乎獨(dú)立”地完成設(shè)計(jì)已不再可行。
傳統(tǒng)上,SDR平臺(tái)需要多種技能結(jié)合才能實(shí)現(xiàn)完整的SDR解決方案,包括RF和ADC設(shè)計(jì)、數(shù)字硬件、SOC裝配、DSP硬件和軟件開(kāi)發(fā)技能。克服技能缺陷的一種辦法是利用參考設(shè)計(jì)和MatLab等支持工具來(lái)幫助完成一個(gè)有效實(shí)例。
圖1:FMCOMMS1-EBZ為眾多計(jì)算密集型FPGA無(wú)線電應(yīng)用(包括SDR)提供模擬前端。與FPGA開(kāi)發(fā)平臺(tái)一起使用時(shí),F(xiàn)MCOMMS1-EBZ能夠在物理層實(shí)現(xiàn)從基帶到RF的一系列無(wú)線通信功能。
例如,一個(gè)常見(jiàn)的SDR挑戰(zhàn)是設(shè)計(jì)可編程濾波器。SDR平臺(tái)內(nèi)有可編程TIA濾波器、低通濾波器、數(shù)字半帶濾波器和可編程FIR濾波器。 每個(gè)濾波器都會(huì)影響器件鏈中的下一濾波器。因此,當(dāng)出現(xiàn)異常時(shí),設(shè)計(jì)人員可能會(huì)發(fā)現(xiàn)很難確定問(wèn)題所在。
圖2:ADI公司Wiki知識(shí)庫(kù)中的SDR系統(tǒng)功能框圖
利用參考設(shè)計(jì),設(shè)計(jì)人員可以看到不同的濾波器級(jí),了解各濾波器級(jí)如何在通帶中產(chǎn)生獨(dú)特的幅度滾降和群延遲。通過(guò)了解該獨(dú)特的幅度滾降和群延遲是如何及在哪里發(fā)生的,設(shè)計(jì)人員就能補(bǔ)償FIR濾波器中的延遲,進(jìn)而在數(shù)字基帶器件中實(shí)現(xiàn)平坦的通帶響應(yīng)。ADI公司wiki知識(shí)庫(kù)提供了很好的參考設(shè)計(jì)資源。
設(shè)計(jì)人員的另一個(gè)挑戰(zhàn)是如何設(shè)計(jì)FIR濾波器,使其補(bǔ)償之前所有級(jí)的累積影響。這里,可以利用一個(gè)濾波器設(shè)計(jì)MATLAB小應(yīng)用程序來(lái)設(shè)計(jì)發(fā)送器和接收器的FIR濾波器,幫助設(shè)計(jì)人員考慮來(lái)自濾波器鏈中其它模擬和數(shù)字濾波器級(jí)的幅度和相位響應(yīng)。
通過(guò)選用具有合適特性的器件,并輔以評(píng)估工具、應(yīng)用支持、參考設(shè)計(jì)以及第三方技術(shù)和產(chǎn)品,開(kāi)發(fā)團(tuán)隊(duì)將更有可能達(dá)成多個(gè)設(shè)計(jì)目標(biāo),并滿足成本和時(shí)間上的要求。
圖3:MathWorks的MATLAB可用于無(wú)線SDR系統(tǒng)和器件中的復(fù)雜濾波器設(shè)計(jì)。這里,AD-FMCOMMS2-EBZ和AD-FMCOMMS4-EBZ SDR開(kāi)發(fā)平臺(tái)上集成的ADI公司AD9361和AD9364 RF收發(fā)器的模型,顯示了如何利用一個(gè)示例系統(tǒng)設(shè)計(jì)中產(chǎn)生的系數(shù)來(lái)為內(nèi)部FIR濾波器設(shè)計(jì)一個(gè)濾波器。
無(wú)論系統(tǒng)工程師喜歡使用FMC還是商用SDR平臺(tái),借助支持工具和資源將令系統(tǒng)工程師領(lǐng)先一大步。
責(zé)任編輯:gt
-
收發(fā)器
+關(guān)注
關(guān)注
10文章
3371瀏覽量
105792 -
射頻
+關(guān)注
關(guān)注
104文章
5534瀏覽量
167469 -
SDR
+關(guān)注
關(guān)注
7文章
233瀏覽量
50385
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論