采用FPGA技術(shù)的光電電流互感器高壓側(cè)信號(hào)處理電路的設(shè)計(jì)方案

引言

電流互感器是電力系統(tǒng)中用于繼電保護(hù)和電流測(cè)量的重要設(shè)備，其精確度和可靠性對(duì)電 力系統(tǒng)的安全、穩(wěn)定和經(jīng)濟(jì)運(yùn)行有著重要影響。隨著電力系統(tǒng)的發(fā)展，發(fā)電和輸變電容量不 斷增加，電網(wǎng)電壓不斷提高，對(duì)互感器提出了許多新的和更加嚴(yán)格的要求，而傳統(tǒng)的電磁式 互感器已經(jīng)越來(lái)越不適應(yīng)這種發(fā)展的需要?；?a target="_blank">光學(xué)技術(shù)、電子技術(shù)、現(xiàn)代信號(hào)處理技術(shù)的 新一代光電電流互感器克服了傳統(tǒng)電流互感器存在的磁飽和及鐵磁諧振等一系列問(wèn)題，與新 型的光電子技術(shù)相結(jié)合，具有精度高、智能化等傳統(tǒng)電磁式互感器無(wú)法比擬的優(yōu)勢(shì)，應(yīng)用前 景十分樂(lè)觀。現(xiàn)在光電電流互感器的研究方向主要是有源電子式電流互感器。有源電子式電 流互感器系統(tǒng)主要分為三個(gè)部分：高壓側(cè)，低端側(cè)和供電電源。

高壓側(cè)部分主要包括：傳感器和高壓側(cè)電路模塊。傳感器現(xiàn)在主要是采用Rogowski 線圈 （羅氏線圈）。而高壓側(cè)電路模塊主要包括：積分器，放大器，低通濾波器，模數(shù)轉(zhuǎn)換器和嵌 入式微處理器。高壓側(cè)電路模塊是光電電流互感器的重要組成部分，其精度、暫態(tài)響應(yīng)速度 和功耗等主要性能參數(shù)對(duì)互感器有著重要的影響。

2 高壓側(cè)電路模塊設(shè)計(jì)

傳統(tǒng)的高壓側(cè)電路模塊是由前期處理電路、模數(shù)轉(zhuǎn)換模塊、控制單元MCU、CRC 校驗(yàn)碼單 元與曼切斯特編碼單元幾部分組成。作為高壓側(cè)主控單元的MCU，它主要反映了暫態(tài)響應(yīng)速度和功耗兩個(gè)參數(shù)，MCU 的選擇可以是DSP、單片機(jī)。DSP 速度快功耗大；低功耗單片機(jī)則在速 度方面很難達(dá)到要求。隨著大規(guī)模集成電路技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展，FPGA（Field programmable Gate Array）作為當(dāng)今比較流行的嵌入式芯片有著其他芯片無(wú)法替代的優(yōu)點(diǎn)， 成為當(dāng)今應(yīng)用最廣泛的可編程專用器件。本文將A/D 控制模塊，CRC 校驗(yàn)碼模塊和曼切斯特編 碼模塊的功能合并到FPGA 當(dāng)中，圖1 為FPGA 內(nèi)部功能框圖。

2.1 利用狀態(tài)實(shí)現(xiàn)對(duì)A/D 的控制

模數(shù)轉(zhuǎn)換器是整個(gè)系統(tǒng)中比較重要的器件，本文采用ADI 公司生產(chǎn)的6 通道同時(shí)采樣模 數(shù)轉(zhuǎn)換器AD7656。設(shè)計(jì)中，F(xiàn)PGA 對(duì)AD7656 的控制、讀寫時(shí)序由狀態(tài)機(jī)來(lái)實(shí)現(xiàn)。本文把控制 過(guò)程分成4 個(gè)狀態(tài)分別為ST0、ST1、ST2、ST3。ST0：AD 初始化，ST1：?jiǎn)?dòng)轉(zhuǎn)換、等待轉(zhuǎn)換 結(jié)束，ST2：轉(zhuǎn)換結(jié)束、準(zhǔn)備讀出數(shù)據(jù)，ST3：讀出數(shù)據(jù)、給計(jì)數(shù)器控制信號(hào)。

2.2 FPGA 芯片內(nèi)的存儲(chǔ)器的設(shè)計(jì)

本文在FPGA 內(nèi)部設(shè)計(jì)一個(gè)16 位的FIFO 來(lái)實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)，用VHDL 語(yǔ)言來(lái)實(shí)現(xiàn)，芯片 內(nèi)存儲(chǔ)器的結(jié)構(gòu)圖如圖2 所示。圖中data 為數(shù)據(jù)輸入端，wreq 為寫控制信號(hào)，rdreq 為讀控 制線，q 為數(shù)據(jù)輸出端，clock 為時(shí)鐘。Usedw 為地址信號(hào)輸出線。

2.3 CRC 校驗(yàn)碼的FPGA 設(shè)計(jì)

光纖通信過(guò)程中，在接收方檢查所接收的數(shù)據(jù)是否正確，可采用多種檢測(cè)方法。其中循環(huán)冗 余校驗(yàn)碼(CRC 校驗(yàn))是目前在計(jì)算機(jī)網(wǎng)絡(luò)通信及存儲(chǔ)器等方面應(yīng)用最為廣泛的一種校驗(yàn)編碼方 法，是一種強(qiáng)有力的檢測(cè)手段。人們將該技術(shù)用于多處數(shù)據(jù)通信系統(tǒng)中，收到了令人滿意的效果。

為了滿足電力通信的快速性、可靠性要求，本文采用CRC 并行算法來(lái)實(shí)現(xiàn)CRC 編碼。 CRC 校驗(yàn)碼的原理是發(fā)送端運(yùn)用CRC 算法計(jì)算出待發(fā)送數(shù)據(jù)的CRC 校驗(yàn)碼。并附加在待發(fā)送 數(shù)據(jù)的末尾，即在發(fā)送數(shù)據(jù)的同時(shí)增加CRC 碼(編碼過(guò)程)。發(fā)送后，接收端計(jì)算機(jī)檢測(cè)數(shù)據(jù)和CRC 碼之間的數(shù)學(xué)關(guān)系是否正確(譯碼過(guò)程)，若不正確則說(shuō)明數(shù)據(jù)信息在傳輸過(guò)程中有誤碼。

FPGA 已經(jīng)成為當(dāng)今應(yīng)用最廣泛的可編程專用器件，它解決了傳統(tǒng)數(shù)字電路設(shè)計(jì)中所遇到的許多問(wèn)題，能夠快捷地、靈活地實(shí)現(xiàn)復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)。本文開(kāi)發(fā)軟件采用Max+plusⅡ，用VHDL 語(yǔ)言編譯實(shí)現(xiàn)CRC 檢驗(yàn)算法。并給出了一組隨機(jī)的16 進(jìn)制數(shù)做了仿真，仿真結(jié)果如圖3 所示：從 圖中可以看出結(jié)果不僅可以準(zhǔn)確地反應(yīng)出CRC 校驗(yàn)碼的數(shù)組，而且由于優(yōu)化的原因波形比較平滑， 達(dá)到了預(yù)期的效果。

2.4 曼徹斯*的實(shí)現(xiàn)

光纖傳送數(shù)據(jù)的速率很高，用異步方法恢復(fù)時(shí)序己經(jīng)很不實(shí)際了，如果在接收端不能從數(shù)據(jù) 中恢復(fù)時(shí)鐘信號(hào)，那么就需要另一條光纖來(lái)傳時(shí)鐘，這樣不經(jīng)濟(jì)而且會(huì)造成時(shí)基擺動(dòng)。所以在光 纖數(shù)據(jù)傳輸系統(tǒng)中又要選用合適的線路碼，而曼徹斯*（Manchester）是當(dāng)今光纖數(shù)據(jù)通信中 最常用的一種。

曼徹斯*又叫做數(shù)字雙相碼，是用碼元中心的電平跳變來(lái)表示要傳輸?shù)亩M(jìn)制信息，是一 種時(shí)鐘自同步編碼技術(shù)。曼徹斯*的編碼方法是將每一個(gè)碼元再分成兩個(gè)相等的間隔。碼元1 是在前一個(gè)為高電平而后一個(gè)間隔為低電平。碼元0 則剛好相反，從低電平變到高電平。它的優(yōu) 點(diǎn)在于可以保證在每個(gè)碼元的正中間出現(xiàn)一次電平的轉(zhuǎn)換，這除了可以防止基帶信號(hào)出現(xiàn)連1 或 連0 的現(xiàn)象，又對(duì)接收端提取位同步信號(hào)是非常有利的。在實(shí)際電路設(shè)計(jì)中，本文用異或門來(lái)實(shí) 現(xiàn)編碼的設(shè)計(jì)，但是在編碼過(guò)程中由于時(shí)鐘信號(hào)有上升時(shí)間和下降時(shí)間導(dǎo)致編碼完的信號(hào)有毛刺， 本文用D 觸發(fā)器來(lái)消除這些毛刺。

本文對(duì)曼切斯特編碼電路作了仿真，圖4 為曼切斯特編碼仿真圖，從圖中可以看出輸出信號(hào) 在輸入信號(hào)的中心位置跳變，并且信號(hào)沒(méi)有毛刺比較平滑，成功地完成了編碼。

2.5 MCU 綜合模快

本文已將圖1 中的各個(gè)主要模塊用VHDL 語(yǔ)言進(jìn)行了編譯和仿真，由仿真結(jié)果可以看出每一個(gè) 模塊已經(jīng)完成了它自己的功能。但是作為FPGA 的時(shí)序綜合又是一個(gè)很復(fù)雜的工作，如何將各個(gè)模 塊的功能結(jié)合在一起完成整個(gè)系統(tǒng)的功能、如何搭配各個(gè)模塊間的時(shí)序讓整個(gè)系統(tǒng)的時(shí)序比較合 理都是要考慮的問(wèn)題。

本文對(duì)高壓側(cè)MCU 綜合?？祀娐纷髁朔抡?，如圖5 所示。給出了一個(gè)采集周期的仿真結(jié)果。

從仿真圖可以看出整個(gè)MCU 模塊完成了從控制A/D 采集數(shù)據(jù)；控制CRC 校驗(yàn)碼電路進(jìn)行校驗(yàn)碼的生成；將數(shù)據(jù)存入存儲(chǔ)器經(jīng)過(guò)組合之后送入曼切斯特編碼模塊進(jìn)行編碼，最后將結(jié)果輸出。

3 結(jié)論

本文把FPGA 技術(shù)應(yīng)用在高壓側(cè)模數(shù)轉(zhuǎn)換器的控制、CRC 校驗(yàn)碼、曼切斯特編碼等各模塊的電 路設(shè)計(jì)上。主要功能包括：控制模數(shù)轉(zhuǎn)換器采集信號(hào)；對(duì)采集的數(shù)字信號(hào)進(jìn)行CRC 校驗(yàn)；把校驗(yàn) 碼和采集數(shù)據(jù)存入存儲(chǔ)器并按格式進(jìn)行排序；把排序好的數(shù)據(jù)輸入曼切施*編碼電路在通過(guò)光 纖傳到低壓側(cè)。采用現(xiàn)場(chǎng)可編程門矩陣FPGA 來(lái)做整個(gè)高端側(cè)的時(shí)序控制器。同時(shí)采用FPGA 來(lái)實(shí) 現(xiàn)編碼、解碼部分的設(shè)計(jì)，這樣可以把多個(gè)功能集成到一個(gè)芯片當(dāng)中進(jìn)一步提高效率。通過(guò)仿真 結(jié)果可以證明本文的高壓側(cè)信號(hào)處理電路設(shè)計(jì)是可行的，且能夠滿足電力系統(tǒng)中IEC60044-8 標(biāo)準(zhǔn) 所規(guī)定的高效性、時(shí)效性要求。