基于八位RISC 的CPU設(shè)計(jì)方案分析

隨著數(shù)字通信和工業(yè)控制領(lǐng)域的高速發(fā)展，要求專用集成電路（ASIC）的功能越來越強(qiáng)，功耗越來越低，生產(chǎn)周期越來越短，這些都對(duì)芯片設(shè)計(jì)提出了巨大的挑戰(zhàn)，傳統(tǒng)的芯片設(shè)計(jì)方法已經(jīng)不能適應(yīng)復(fù)雜的應(yīng)用需求了。SoC（System on a Chip）以其高集成度，低功耗等優(yōu)點(diǎn)越來越受歡迎。開發(fā)人員不必從單個(gè)邏輯門開始去設(shè)計(jì)ASIC，而是應(yīng)用己有IC芯片的功能模塊，稱為核（core），或知識(shí)產(chǎn)權(quán)（IP）宏單元進(jìn)行快速設(shè)計(jì)，效率大為提高。CPU 的IP核是SoC技術(shù)的核心，開發(fā)出具有自主知識(shí)產(chǎn)權(quán)的CPU IP核對(duì)我國(guó)在電子技術(shù)方面跟上世界先進(jìn)的步伐，提高信息產(chǎn)業(yè)在世界上的核心竟?fàn)幜τ兄卮笠饬x。

精簡(jiǎn)指令集計(jì)算機(jī)RISC（Reduced Instruction Set Computer）是針對(duì)復(fù)雜指令集計(jì)算機(jī)CISC（Complex Instruction Set Computer）提出的，具備如下特征1）一個(gè)有限的簡(jiǎn)單的指令集； 2）強(qiáng)調(diào)寄存器的使用或CPU配備大量的能用的寄存器；3）強(qiáng)調(diào)對(duì)指令流水線的使用。

2 CPU IP核的組成

盡管各種CPU的性能指標(biāo)和結(jié)構(gòu)細(xì)節(jié)不同，但所要完成的基本功能相同，從整體上可分為八個(gè)基本的部件：時(shí)鐘發(fā)生器、指令寄存器、累加器、RISC CPU算術(shù)邏輯運(yùn)算單元、數(shù)據(jù)控制器、狀態(tài)控制器、程序控制器、程序計(jì)數(shù)器、地址多路器。狀態(tài)控制器負(fù)責(zé)控制每一個(gè)部件之間的相互操作關(guān)系，具體的結(jié)構(gòu)和邏輯關(guān)系如圖1所示。

時(shí)鐘發(fā)生器利用外部時(shí)鐘信號(hào)，經(jīng)過分頻生成一系列時(shí)鐘信號(hào)給CPU中的各個(gè)部件使用。為了保證分頻后信號(hào)的跳變性能，在設(shè)計(jì)中采用了同步狀態(tài)機(jī)的方法。

指令寄存器在觸發(fā)時(shí)鐘clk1的正跳變觸發(fā)下，將數(shù)據(jù)總線送來的指令存入寄存器中。數(shù)據(jù)總線分時(shí)復(fù)用傳遞數(shù)據(jù)和指令，由狀態(tài)控制器的load_ir信號(hào)負(fù)責(zé)判別。load_ir信號(hào)通過使能信號(hào)ena口線輸入到指令寄存器。復(fù)位后，指令寄存器被清為零。每條指令為兩個(gè)字節(jié)16位，高3位是操作碼，低13位是地址線。CPU的地址總線為是13位，位尋址空間為8K 字節(jié)。本設(shè)計(jì)的數(shù)據(jù)總線是8位，每條指令取兩次，每次由變量state控制。

累加器用于存放當(dāng)前的運(yùn)算結(jié)果，是雙目運(yùn)算中的一個(gè)數(shù)據(jù)。復(fù)位后，累加器的值為零。當(dāng)累加器通過使能信號(hào)ena 口線收到來自CPU狀態(tài)控制器load_acc 信號(hào)后，在clk1時(shí)鐘正跳沿時(shí)就接收來自數(shù)據(jù)總線的數(shù)據(jù)。

圖1 CPU結(jié)構(gòu)圖

算術(shù)邏輯運(yùn)算單元根據(jù)輸入的不同的操作碼分別實(shí)現(xiàn)相應(yīng)的加、與、異或、跳轉(zhuǎn)等基本運(yùn)算。

數(shù)據(jù)控制器其作用是控制累加器的數(shù)據(jù)輸出，由于數(shù)據(jù)總線是各種操作傳送數(shù)據(jù)的公共通道，分時(shí)復(fù)用，有時(shí)傳輸指令，有時(shí)要傳送數(shù)據(jù)。其余時(shí)候，數(shù)據(jù)總線應(yīng)呈高阻態(tài)，以允許其他部件使用。所以，任何部件向總線上輸出數(shù)據(jù)時(shí)，都需要一個(gè)控制信號(hào)的，而此控制信號(hào)的啟、停則由CPU狀態(tài)控制器輸出的各信號(hào)控制決定。控制信號(hào)datactl_ena決定何時(shí)輸出累加器中的數(shù)據(jù)。

地址多路器用于輸出的地址是PC（程序計(jì)數(shù)器）地址還是數(shù)據(jù)/端口地址。每個(gè)指令周期的前4個(gè)時(shí)鐘周期用于從ROM中讀取指令，輸出的應(yīng)是PC地址，后4個(gè)時(shí)鐘周期用于對(duì)RAM或端口的讀寫，該地址由指令給出，地址的選擇輸出信號(hào)由時(shí)鐘信號(hào)的8分頻信號(hào)fecth提供。

程序計(jì)數(shù)器用于提供指令地址，以便讀取指令，指令按地址順序存放在存儲(chǔ)器中，有兩種途徑可形成指令地址，一是順序執(zhí)行程序的情況，二是執(zhí)行JMP指令后，獲得新的指令地址。

狀態(tài)機(jī)控制器接受復(fù)位信號(hào)RST，當(dāng)RST有效時(shí)，能通過信號(hào)ena使其為0 ，輸入到狀態(tài)機(jī)中以停止?fàn)顟B(tài)機(jī)的工作。狀態(tài)機(jī)是CPU 的控制核心，用于產(chǎn)生一系列的控制信號(hào)，啟動(dòng)或停止某些部件，CPU何時(shí)進(jìn)行讀指令來讀寫I/O端口及RAM區(qū)等操作，都是由狀態(tài)機(jī)來控制的。狀態(tài)機(jī)的當(dāng)前狀態(tài)，由變量state記錄，state的值就是當(dāng)前這個(gè)指令周期中已經(jīng)過的時(shí)鐘數(shù)。指令周期是由8 個(gè)時(shí)鐘組成，每個(gè)時(shí)鐘都要完成固定的操作。

3 系統(tǒng)時(shí)序

RISC CPU的復(fù)位和啟動(dòng)操作是通過rst引腳的信號(hào)觸發(fā)執(zhí)行的，當(dāng)rst信號(hào)一進(jìn)入高電平，RISC CPU就會(huì)結(jié)束現(xiàn)行操作，并且只要rst停留在高電平狀態(tài)，CPU就維持在復(fù)位狀態(tài)，CPU各狀態(tài)寄存器都設(shè)為無效狀態(tài)。當(dāng)信號(hào)rst回到低電平，接著到來的第一個(gè)fetch 上升沿將啟動(dòng)RISC CPU開始工作，從ROM的000處的開始讀取指令并 執(zhí)行相應(yīng)的操作。