PCIe當(dāng)今的發(fā)展?fàn)顩r如何？

PCIe 發(fā)展歷程

PCIe 當(dāng)今的發(fā)展?fàn)顩r如何？PCI SIG 在 2017 年 9 月批準(zhǔn)了 PCIe Gen4 規(guī)范 1.0 版。PCIe Gen5 規(guī)范已在 2018 年 4 月底升級(jí)到 0.7 版，并預(yù)計(jì)在 2018 年 9 月發(fā)布 0.9 版。與 Gen4 相比，Gen5 規(guī)范的發(fā)展更加迅速。如今，大部分新的設(shè)計(jì)活動(dòng)仍以 PCIe Gen3 或 Gen4 為中心，現(xiàn)在深入探討 PCIe Gen5 設(shè)計(jì)還為時(shí)過(guò)早，所以目前我們將繼續(xù)基于 PCIe Gen3 和 Gen4 進(jìn)行探討。

在深入探討之前，我要指出 PCIe Gen4 的一個(gè)有益特性，那就是它的時(shí)鐘抖動(dòng)計(jì)算與 Gen3 相同。唯一的區(qū)別在于 PCIe Gen4 的抖動(dòng)限值為 500fs rms，而 Gen3 是 1ps rms。這意味著如果您使用 PCIe Gen3 的計(jì)算方法來(lái)計(jì)算時(shí)鐘抖動(dòng)，并且得到的結(jié)果低于 500fs rms，那么您就可以作為時(shí)鐘使用PCIe Gen4 。

PCIe 時(shí)鐘 vs. 網(wǎng)絡(luò)時(shí)鐘

我們首先從常用的 12kHz-20MHz 磚墻式濾波器開(kāi)始，它時(shí)常與相位噪聲分析儀 (PNA) 一起用于測(cè)量網(wǎng)絡(luò)時(shí)鐘，見(jiàn)圖 1。線性縱坐標(biāo)以 dBc/Hz 為單位（每個(gè)頻率下的載波分貝），對(duì)數(shù)橫坐標(biāo)以 Hz 為單位。對(duì)于 PCIe 時(shí)鐘，載波是 100MHz 的時(shí)鐘。而以太網(wǎng)時(shí)鐘通常使用 156.25MHz 的頻率。

由簡(jiǎn)要檢查可知，12KHz 和 20MHz 間的“通頻帶”內(nèi)無(wú)衰減，如 0dBc 的水平線所示。12KHz 和 20MHz 處的垂直線完全衰減了通頻帶外的頻率。我們將這種垂直線稱之為“磚墻式”濾波器。這意味著抖動(dòng)計(jì)算能夠包含通頻帶區(qū)域內(nèi)的所有噪聲且排除通頻帶外的所有噪聲。這種濾波器對(duì)通頻帶內(nèi)的所有噪聲內(nèi)容具有同樣的敏感度。

圖 2 所示的是計(jì)算抖動(dòng)前應(yīng)用于 PCIe 時(shí)鐘抖動(dòng)的濾波器組合。PCIe Gen3 和 Gen4 時(shí)鐘抖動(dòng)是應(yīng)用 64 個(gè)濾波器組合后獲得的最差值。這個(gè)最差值必須低于規(guī)范限值。

由圖 2 可知，與圖 1 中的 12KHz-20MHz 濾波器存在顯著區(qū)別。最明顯的區(qū)別是沒(méi)有“磚墻”。并且在 1MHz 以下存在每十倍頻程 20dB 的衰減。（說(shuō)明：十倍頻程是用對(duì)數(shù)尺度表達(dá)的 10 次冪[104 到 105，105 到 106]）。這種衰減適用于共用時(shí)鐘系統(tǒng)，因?yàn)槲覀兗俣ǖ皖l噪聲是常見(jiàn)的，而且我們指定所有 PLL （時(shí)鐘 PLL 和 TX/RX PLL ）來(lái)跟蹤它。這意味著 PCIe Gen3 和 Gen4 與網(wǎng)絡(luò)系統(tǒng)相比，共用時(shí)鐘系統(tǒng)對(duì)低頻時(shí)鐘抖動(dòng)不太敏感。此外，這也是為什么對(duì)于共用時(shí)鐘系統(tǒng)，優(yōu)異的 PCIe 時(shí)鐘一般擁有相對(duì)較高的 12KHz-20MHz 的相位抖動(dòng)。這也是為什么為共用時(shí)鐘系統(tǒng)指定的時(shí)鐘一般不能用于單獨(dú)的時(shí)鐘系統(tǒng)。（我們將在以后發(fā)表的文章中探討這個(gè)話題）。

下一個(gè)注意事項(xiàng)是 1MHz 以上的大部分噪聲都能通過(guò)濾波器。實(shí)際上濾波器在 1MHz 以上時(shí)相當(dāng)平坦。這意味著 PCIe Gen3 和 Gen4 通用時(shí)鐘時(shí)序?qū)Ω哂?1MHz 的抖動(dòng)最為敏感。

PCIe 時(shí)鐘抖動(dòng)測(cè)量和網(wǎng)絡(luò)時(shí)鐘抖動(dòng)測(cè)量間的另一個(gè)顯著差異在圖 2 中并不明顯。我們使用數(shù)字采樣示波器 (DSO) 而非 PNA 獲取時(shí)鐘周期或波形文件來(lái)計(jì)算 PCIe 時(shí)鐘抖動(dòng)。主要原因是因?yàn)?PCIe 時(shí)鐘支持?jǐn)U頻，但網(wǎng)絡(luò)時(shí)鐘不支持。而且傳統(tǒng)上 PNA 不能與在擴(kuò)頻狀態(tài)的時(shí)鐘共同工作。

根據(jù)奈奎斯特定理 (Nyquist)，信號(hào)采樣能混疊所有信息直至 f/2。那么對(duì)于 100MHz 的 PCIe 時(shí)鐘，這意味著從 DSO 取得的文件包含了高達(dá) 50MHz 的有用信息。此外，這也意味著根據(jù)從 DSO 獲取的數(shù)據(jù)進(jìn)行的 PCIe 時(shí)鐘抖動(dòng)計(jì)算能一直計(jì)算到 50MHz。雖然在 1MHz 以上的濾波器大致在 -20dBc ，PCIe Gen3 和 Gen4 共用時(shí)鐘抖動(dòng)最敏感的范圍是從 1MHz 一直到 50MHz ，如圖 3 所示。