0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

在FPGA上實(shí)現(xiàn)復(fù)雜協(xié)議處理任務(wù)卸載的解決方案

電子設(shè)計(jì) ? 來源:郭婷 ? 作者:電子設(shè)計(jì) ? 2019-06-28 08:10 ? 次閱讀

隨著數(shù)據(jù)中心網(wǎng)絡(luò)基礎(chǔ)設(shè)施逐步升級(jí)到10Gbps,讓基于以太網(wǎng)的解決方案承載數(shù)據(jù)業(yè)務(wù)成為一種經(jīng)濟(jì)可行的方法,并且不會(huì)降低性能,延長(zhǎng)時(shí)延。基于硬件的主機(jī)接口(如 PCI Express 和千兆級(jí)以太網(wǎng) (GbE)),為設(shè)計(jì)面向計(jì)算機(jī)和數(shù)據(jù)處理市場(chǎng)的低成本、高性能產(chǎn)品創(chuàng)造了可能性。Xinlinx? Virtex?-5 現(xiàn)場(chǎng)可編程門陣列 (FPGA) 系列,為設(shè)計(jì)具備更強(qiáng)功能和更低功耗的片上系統(tǒng) (SoC) 解決方案奠定了基礎(chǔ)。

Virtex-5 架構(gòu)具有一系列關(guān)鍵特性,能夠大大簡(jiǎn)化 TCP 和 iSCSI 卸載引擎的 SoC 設(shè)計(jì):

內(nèi)置PCI Express (PCIe) 模塊——一種符合 PCIe 規(guī)范的集成端點(diǎn),支持一至八個(gè)通道,能夠提供高達(dá) 32Gbps 的全雙工帶寬。

內(nèi)置千兆位級(jí)以太網(wǎng)媒體接入控制器 (GEMAC)——四個(gè)硬核GEMAC,為實(shí)現(xiàn)多端口千兆位級(jí)解決方案創(chuàng)造了條件,從而減少了 SoC 設(shè)計(jì)的板卡空間要求。

真正的6輸入查找表 (LUT) 技術(shù)——提高對(duì)單元的利用率,縮短路由時(shí)延,從而提高性能。

36-Kb 雙端口 block RAM——帶有糾錯(cuò)電路、存儲(chǔ)密度更高的存儲(chǔ)器,為實(shí)現(xiàn)可靠的計(jì)算邏輯結(jié)構(gòu)和增加同步收發(fā)操作的片上 TCP 會(huì)話數(shù)量創(chuàng)造了條件。

DSP48E 單元——支持面向圖像處理和多媒體應(yīng)用的大規(guī)模并行運(yùn)算模式。

由于 Virtex 系列是一種可編程平臺(tái),您可以根據(jù)不斷變化的標(biāo)準(zhǔn)和市場(chǎng)要求調(diào)整自己的設(shè)計(jì)。借助 Virtex-5 系列所提供的資源,設(shè)計(jì)人員可以為服務(wù)器、存儲(chǔ)器、多協(xié)議交換機(jī),以及生命周期更長(zhǎng)的無線基站創(chuàng)建成本低廉的 TCP 和 iSCSI 卸載解決方案。

TCP卸載引擎 (TOE) 概述

當(dāng)前的 TCP 卸載解決方案主要依賴于完整的軟件堆?;蚧?ASIC (用于 TCP/IP 協(xié)議處理)的專用網(wǎng)卡 (NIC)。軟件解決方案對(duì)于低帶寬應(yīng)用是可行的,但高性能應(yīng)用會(huì)消耗所有 CPU 資源,結(jié)果形成了關(guān)鍵應(yīng)用的系統(tǒng)瓶頸。

基于 ASIC 的解決方案一般由初創(chuàng)公司提供,主要面向高性能 10Gbps 市場(chǎng)。這些解決方案的價(jià)格仍然不菲,而且提供它們的廠商的財(cái)務(wù)狀況不甚穩(wěn)定。

Xilinx 及其第三方IP合作伙伴可提供完全符合 TCP/iSCSI 規(guī)范的卸載解決方案。您可以在不加改動(dòng)的情況下輕松實(shí)現(xiàn)這些解決方案,或者按照所要求的功能、尺寸、速度或目標(biāo)應(yīng)用對(duì)其進(jìn)行定制設(shè)計(jì)。

基于FPGA的 TCP/iSCSI 引擎

內(nèi)置標(biāo)準(zhǔn)化 GEMAC、PCIe核以及容量更大的 Block RAM的 Virtex-5 器件是一種可編程平臺(tái)芯片,系統(tǒng)架構(gòu)設(shè)計(jì)師可利用它輕松完成 TCP 和 iSCSI 協(xié)議處理設(shè)計(jì),而不用擔(dān)心網(wǎng)絡(luò)或主機(jī)接口側(cè)的串行連接問題。以下是協(xié)議處理任務(wù)卸載設(shè)計(jì)中經(jīng)常遇到的一些難題:

需要支持的 TCP 連接的數(shù)量

TCP 數(shù)據(jù)包重組/重排序

IP 數(shù)據(jù)包分片和重組

時(shí)延

片上和片外 TCP 會(huì)話管理之間的關(guān)系

有了Virtex-5 器件的獨(dú)特功能以及 IP 核,所有這些問題都可以迎刃而解。借助內(nèi)置GEMAC 和 PCIe 接口,您只需最少的 FPGA 資源即可實(shí)現(xiàn)直接內(nèi)存存取解決方案,從而縮短了內(nèi)存存取時(shí)延,并且在無需調(diào)用臨時(shí)內(nèi)存的情況下即可實(shí)現(xiàn) TCP 封包重組。Virtex-5 FPGA 還搭載了一個(gè) 36-Kb 雙端口 block RAM,從而使您可以支持的TCP連接數(shù)量倍增。借助 Xilinx 的LogiCORE?高速存儲(chǔ)控制器,您可以使用外部 DDR2 內(nèi)存來擴(kuò)充 TCP 會(huì)話管理功能。讓我們來看看基于 FPGA 的網(wǎng)卡設(shè)計(jì)可以節(jié)約哪些資源。

1Gbps和10Gbps 網(wǎng)卡解決方案

面向 IP 存儲(chǔ)和刀片服務(wù)器的集成式多端口 1Gbps 和 10Gbps TCP 卸載網(wǎng)卡(NIC),能夠讓制造商充分利用網(wǎng)絡(luò)設(shè)備進(jìn)行業(yè)務(wù)存儲(chǔ)。圖1提供了一個(gè)典型的基于 FPGA 的NIC設(shè)計(jì)。

在FPGA上實(shí)現(xiàn)復(fù)雜協(xié)議處理任務(wù)卸載的解決方案

圖1:采用傳統(tǒng) FPGA 設(shè)計(jì) TCP 卸載解決方案

取決于所使用的 IP 核的數(shù)量,該設(shè)計(jì)可采用多達(dá) 20,000 個(gè)單元。Virtex-5 LXT 平臺(tái)可將資源占用率降低一半,這樣,您就能在不降低性能的情況下,創(chuàng)建一個(gè)低成本的解決方案。除提高硬件效率外,系統(tǒng)架構(gòu)師還可以降低 NRE 成本,因?yàn)樵谠O(shè)計(jì) GbE 和 PCIe 高速I/O接口時(shí),無需使用 NRE。圖2提供了一個(gè)借助 Virtex-5 系列的內(nèi)置資源,對(duì) TCP 卸載 NIC 進(jìn)行重新設(shè)計(jì)的示例。

在FPGA上實(shí)現(xiàn)復(fù)雜協(xié)議處理任務(wù)卸載的解決方案

圖2:采用 Virtex-5 LXT FPGA 設(shè)計(jì) TCP 卸載解決方案

結(jié)論

有了第三方廠商提供的在 Xilinx FPGA 上實(shí)現(xiàn)的符合 TCP 和 iSCSI 標(biāo)準(zhǔn)的卸載 IP 核,現(xiàn)在您能夠以更低的開發(fā)成本,設(shè)計(jì)出通用或定制化片上系統(tǒng)。利用 Virtex-5 LXT 平臺(tái)——搭載增強(qiáng)型 GEMAC 和 PCIe 端點(diǎn)模塊、容量更大的 block RAM,以及6輸入查找表——實(shí)現(xiàn)面向服務(wù)器、存儲(chǔ)器、多協(xié)議交換機(jī),以及無線基站產(chǎn)品的復(fù)雜協(xié)議處理任務(wù)卸載解決方案,可以大大減少 FPGA 資源占用量。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1620

    文章

    21511

    瀏覽量

    599021
  • 控制器
    +關(guān)注

    關(guān)注

    112

    文章

    15894

    瀏覽量

    175411
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4023

    瀏覽量

    217052
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    淺析TOE — TCP卸載引擎技術(shù)及應(yīng)用

    TOE 是TCP Offload Engine,即TCP卸載引擎,也叫TCP減負(fù)引擎,它旨在使用網(wǎng)卡上集成專用處理器來轉(zhuǎn)移并處理TCP數(shù)據(jù)包對(duì)主CPU請(qǐng)求的任務(wù)。TOE技術(shù)的
    發(fā)表于 09-22 11:27

    【經(jīng)驗(yàn)分享】大規(guī)模FPGA設(shè)計(jì)中的C/C++解決方案

    些功能原本是用簡(jiǎn)單C語言處理器或DSP中實(shí)現(xiàn)的。人們希望能夠找到一種方法,更高的層次下設(shè)計(jì)更復(fù)雜,更高速的系統(tǒng),并希望將軟件設(shè)計(jì)和硬件設(shè)
    發(fā)表于 01-13 16:34

    基于FPGA的電源解決方案復(fù)雜?你需要學(xué)習(xí)這兩種簡(jiǎn)化方法

    電源解決方案那么,如何才能簡(jiǎn)化設(shè)計(jì)呢?幸運(yùn)的是,有多種解決方案都有助于實(shí)現(xiàn)簡(jiǎn)化。本文中,我將重點(diǎn)介紹兩種能夠幫助您快速便捷地實(shí)現(xiàn)設(shè)計(jì)目標(biāo)
    發(fā)表于 06-03 09:14

    基于內(nèi)核的FPGA測(cè)試解決方案

    安捷倫公司數(shù)字測(cè)試資深技術(shù)/市場(chǎng)工程師 冀衛(wèi)東為滿足日益復(fù)雜的數(shù)字化系統(tǒng)的設(shè)計(jì)要求,FPGA的密度及復(fù)雜性也急速增長(zhǎng),越來越多的系統(tǒng)或子系統(tǒng)功能在
    發(fā)表于 07-11 06:15

    基于FPGA單芯片實(shí)現(xiàn)ARM系統(tǒng)設(shè)計(jì)解決方案

    方案。實(shí)際,在過去十年中,FPGA內(nèi)置嵌入式處理器的應(yīng)用在穩(wěn)步增長(zhǎng)(圖2)。但是,并不是所有基于FPGA
    發(fā)表于 07-12 08:00

    FPGA實(shí)現(xiàn)ARM系統(tǒng)處理解決方案解析

    方案。實(shí)際,在過去十年中,FPGA內(nèi)置嵌入式處理器的應(yīng)用在穩(wěn)步增長(zhǎng)(圖2)。但是,并不是所有基于FPGA
    發(fā)表于 07-14 08:00

    簡(jiǎn)化FPGA的電源解決方案

    我不得不承認(rèn),隨著時(shí)間的推移為 FPGA 供電變得越來越復(fù)雜,本文提供一些建議,希望可以幫助簡(jiǎn)化 FPGA 的電源解決方案,使用戶能夠創(chuàng)建出快速便捷的
    發(fā)表于 11-23 07:14

    基于DSP的第三代無線通信協(xié)議處理器設(shè)計(jì)

    摘要:首先論述了數(shù)字信號(hào)處理器的特點(diǎn)及其典型的技術(shù)參數(shù),然后討論了數(shù)字信號(hào)處理協(xié)議處理方面的創(chuàng)新應(yīng)用以及構(gòu)架方式,最后的結(jié)論表明數(shù)字信號(hào)處理
    發(fā)表于 02-24 23:49 ?36次下載
    基于DSP的第三代無線通信<b class='flag-5'>協(xié)議處理</b>器設(shè)計(jì)

    TCPIP協(xié)議處理器的多連接管理設(shè)計(jì)

    介紹了一種基于TCPPIP 協(xié)議的可支持?jǐn)?shù)千條連接的網(wǎng)絡(luò)處理器, 主要對(duì)TCP協(xié)議處理模塊的多連接管理和切換做了重點(diǎn)的闡述。TCP協(xié)議是面向連接的協(xié)
    發(fā)表于 05-14 15:21 ?25次下載
    TCPIP<b class='flag-5'>協(xié)議處理</b>器的多連接管理設(shè)計(jì)

    基于SCA的軟件無線電FPGA設(shè)計(jì)與實(shí)現(xiàn)

    本文分析現(xiàn)有的解決方案優(yōu)缺點(diǎn)的基礎(chǔ)提出了一種FPGA
    發(fā)表于 12-22 10:18 ?3718次閱讀
    基于SCA的軟件無線電<b class='flag-5'>在</b><b class='flag-5'>FPGA</b><b class='flag-5'>上</b>設(shè)計(jì)與<b class='flag-5'>實(shí)現(xiàn)</b>

    如何使用FPGA實(shí)現(xiàn)TCP IP協(xié)議

    大部分來自對(duì) TCP/IP 協(xié)議數(shù)據(jù)的處理,因此 CPU 的運(yùn)算性能逐漸地成為高性能網(wǎng)絡(luò)通信發(fā)展的瓶頸。在這一形勢(shì)下,為將 CPU 從繁重的 TCP/IP 協(xié)議處理負(fù)擔(dān)中解放出來,本論文提出了一種
    發(fā)表于 08-16 08:00 ?29次下載
    如何使用<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>TCP IP<b class='flag-5'>協(xié)議</b>

    基于差分進(jìn)化算法的CNN推斷任務(wù)卸載策略

    卸載到云執(zhí)行,難以適應(yīng)時(shí)延敏感的移動(dòng)應(yīng)用程序。為解決上述問題,提出了一種基于改進(jìn)差分進(jìn)化算法的CNN推斷任務(wù)卸載策略,它采用端云協(xié)作模式將計(jì)算任務(wù)
    發(fā)表于 05-10 14:06 ?2次下載

    信號(hào)處理平臺(tái)中的應(yīng)用任務(wù)智能加卸載算法

    實(shí)現(xiàn)信號(hào)處理平臺(tái)中應(yīng)用任務(wù)的快速動(dòng)態(tài)加卸載和智能切換,提出一種基于有序二叉決策圖(OBDD的智能加卸載算法。
    發(fā)表于 06-02 15:32 ?10次下載

    數(shù)據(jù)協(xié)議處理、視頻協(xié)議處理、電氣IO量處理、嵌入式SCADA系統(tǒng)工業(yè)控制網(wǎng)關(guān)設(shè)計(jì)

    數(shù)據(jù)協(xié)議處理、視頻協(xié)議處理、電氣IO量處理、嵌入式SCADA系統(tǒng)“四合一”協(xié)議與邊緣計(jì)算功能二次開發(fā)能力,支持C/表達(dá)式/梯形圖/Java/Python應(yīng)用編程 1000+臺(tái)實(shí)際應(yīng)用案
    的頭像 發(fā)表于 08-22 16:00 ?922次閱讀
    數(shù)據(jù)<b class='flag-5'>協(xié)議處理</b>、視頻<b class='flag-5'>協(xié)議處理</b>、電氣IO量<b class='flag-5'>處理</b>、嵌入式SCADA系統(tǒng)工業(yè)控制網(wǎng)關(guān)設(shè)計(jì)

    怎么用FPGA做算法 如何在FPGA實(shí)現(xiàn)最大公約數(shù)算法

    各種不同的計(jì)算和處理任務(wù),例如數(shù)字信號(hào)處理(DSP)、圖像處理、機(jī)器學(xué)習(xí)、通信協(xié)議處理等。FPGA
    的頭像 發(fā)表于 08-16 14:31 ?2597次閱讀
    怎么用<b class='flag-5'>FPGA</b>做算法 如何在<b class='flag-5'>FPGA</b><b class='flag-5'>上</b><b class='flag-5'>實(shí)現(xiàn)</b>最大公約數(shù)算法