0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

成本過(guò)高致大量芯片廠暫緩先進(jìn)工藝轉(zhuǎn)型!

中國(guó)半導(dǎo)體論壇 ? 來(lái)源:未知 ? 作者:工程師曾暄茗 ? 2018-09-09 09:35 ? 次閱讀

據(jù)國(guó)外媒體援引業(yè)內(nèi)人士的觀點(diǎn)指出,由于10納米以下芯片的生產(chǎn)工作需要大量資本投入,大量芯片制造商紛紛基于成本考慮選擇將業(yè)務(wù)重點(diǎn)繼續(xù)放在現(xiàn)有14/12納米工藝上,同時(shí)減緩了自己對(duì)更先進(jìn)納米工藝的投資腳步。

眾所周知,10納米以下芯片制造工藝的研發(fā)成本非常高昂。許多芯片廠商也意識(shí)到了這一問(wèn)題,并開(kāi)始考慮如此高的研發(fā)投入是否能夠給自己帶來(lái)長(zhǎng)遠(yuǎn)收益。

海思(HiSilicon)集團(tuán)不久前曾表示,公司將斥資3億美元研發(fā)基于7納米工藝的下一代SoC芯片產(chǎn)品。然而,包括高通聯(lián)發(fā)科(MediaTek)都已經(jīng)通過(guò)推出新的14/12納米芯片解決方案加強(qiáng)自己在中高端市場(chǎng)的競(jìng)爭(zhēng)力。

消息人士指出,在目前的市場(chǎng)環(huán)境下,許多企業(yè)都對(duì)向7納米芯片技術(shù)轉(zhuǎn)型是否必要心存疑慮。

除了臺(tái)積電和三星之外,其他廠商暫緩跟進(jìn)7納米的主要原因是市場(chǎng)需求尚未達(dá)到。目前7納米的良品率低、流片成本高,且現(xiàn)有產(chǎn)品足以支持主流應(yīng)用,并不需要更高的性能。如果采用7納米工藝制造,芯片制造商大約需要每年1.2-1.5億套的產(chǎn)量才能夠盈虧平衡,彌補(bǔ)研發(fā)成本。目前看來(lái),只有蘋果、三星、高通和聯(lián)發(fā)科能夠達(dá)到這樣的生產(chǎn)規(guī)模。

報(bào)道稱,高通和聯(lián)發(fā)科已將自己的7納米芯片解決方案推出時(shí)間從2018年推遲到了2019年,預(yù)計(jì)將同自己的智能手機(jī)5G解決方案一同推出市場(chǎng)。分析人士認(rèn)為,在5G設(shè)備正式投入商用前,高通和聯(lián)發(fā)科繼續(xù)專注于中高端市場(chǎng)是一個(gè)合適的舉措,也同公司致力于滿足消費(fèi)者當(dāng)下實(shí)際需求的理念相一致。

目前,臺(tái)積電和三星都已經(jīng)公布了自己7納米技術(shù)的演進(jìn)路線圖。中國(guó)***芯片代工廠商聯(lián)電(UMC)則已經(jīng)將自己的投資重點(diǎn)轉(zhuǎn)移到已經(jīng)成熟和擁有技術(shù)優(yōu)勢(shì)的產(chǎn)品線上,同時(shí)進(jìn)一步弱化了同競(jìng)爭(zhēng)對(duì)手有關(guān)更先進(jìn)芯片技術(shù)的競(jìng)爭(zhēng)。該公司希望,通過(guò)這一戰(zhàn)略轉(zhuǎn)型加強(qiáng)現(xiàn)有產(chǎn)品線競(jìng)爭(zhēng)力,同時(shí)提高公司運(yùn)營(yíng)利潤(rùn)。

需要指出的是,全球第二大晶圓代工廠芯片制造商GlobalFoundries上月宣布,公司放棄了開(kāi)發(fā)下一代半導(dǎo)體技術(shù)的宏偉計(jì)劃,轉(zhuǎn)而將資源聚焦到現(xiàn)有技術(shù)上。這意味著GlobalFoundries將會(huì)裁掉5%的員工,也意味著下一代半導(dǎo)體領(lǐng)域剩下的廠家就只有蘋果的現(xiàn)任芯片代工商臺(tái)積電和前任代工商三星。

對(duì)此,GlobalFoundries CTO嘉里-派頓(Gary Patton)堅(jiān)稱,公司做出這一決定不是因?yàn)榧夹g(shù)問(wèn)題,而是在謹(jǐn)慎考慮了7納米工藝的商業(yè)機(jī)會(huì)和財(cái)務(wù)問(wèn)題后做出的選擇。

“現(xiàn)有14/12納米還有很大的改進(jìn)空間,改進(jìn)現(xiàn)有技術(shù)所需的資源比研發(fā)7納米甚至5納米工藝要少得多。而且即使到2022年,四分之三的芯片市場(chǎng)仍然只需要12納米工藝。”派頓當(dāng)時(shí)解釋道。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    450

    文章

    49636

    瀏覽量

    417144
  • 高通
    +關(guān)注

    關(guān)注

    76

    文章

    7335

    瀏覽量

    189584
  • 聯(lián)發(fā)科
    +關(guān)注

    關(guān)注

    56

    文章

    2628

    瀏覽量

    253982
  • 7納米工藝
    +關(guān)注

    關(guān)注

    0

    文章

    5

    瀏覽量

    2850

原文標(biāo)題:成本過(guò)高致大量芯片廠暫緩先進(jìn)工藝轉(zhuǎn)型!

文章出處:【微信號(hào):CSF211ic,微信公眾號(hào):中國(guó)半導(dǎo)體論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    電子封裝 | Die Bonding 芯片鍵合的主要方法和工藝

    DieBound芯片鍵合,是在封裝基板上安裝芯片工藝方法。本文詳細(xì)介紹一下幾種主要的芯片鍵合的方法和工藝。什么是
    的頭像 發(fā)表于 09-20 08:04 ?77次閱讀
    電子封裝 | Die Bonding <b class='flag-5'>芯片</b>鍵合的主要方法和<b class='flag-5'>工藝</b>

    大廠群創(chuàng)華麗轉(zhuǎn)型全球最大尺寸FOPLP!先進(jìn)封裝如此火熱,友達(dá)為何不跟進(jìn)?

    FOPLP ,沿用70%以上已折舊完畢的TFT設(shè)備, 成為最具成本競(jìng)爭(zhēng)力的先進(jìn)封裝。 群創(chuàng)證實(shí),F(xiàn)OPLP產(chǎn)品線一期產(chǎn)能已被訂光,規(guī)劃本季量產(chǎn)出貨。市場(chǎng)傳出, 群創(chuàng)的
    的頭像 發(fā)表于 07-04 10:17 ?583次閱讀
    大廠群創(chuàng)華麗<b class='flag-5'>轉(zhuǎn)型</b>全球最大尺寸FOPLP<b class='flag-5'>廠</b>!<b class='flag-5'>先進(jìn)</b>封裝如此火熱,友達(dá)為何不跟進(jìn)?

    AI芯片制造新趨勢(shì):先進(jìn)封裝崛起

    隨著人工智能(AI)技術(shù)的迅猛發(fā)展,對(duì)高性能芯片的需求日益迫切。然而,制造這些滿足AI需求的芯片不僅需要更先進(jìn)的技術(shù),還伴隨著高昂的成本。在追求更高性能與更低
    的頭像 發(fā)表于 06-18 16:44 ?596次閱讀

    聚辰基于第二代NORD工藝平臺(tái)推出業(yè)界最小尺寸高可靠NOR Flash系列芯片

    近日,聚辰半導(dǎo)體宣布,基于第二代NORD先進(jìn)工藝平臺(tái)成功推出業(yè)界最小尺寸的NOR Flash低容量系列芯片,可在應(yīng)用過(guò)程中實(shí)現(xiàn)高可靠性的同時(shí)顯著節(jié)省芯片尺寸,降低材料
    的頭像 發(fā)表于 05-28 11:29 ?1128次閱讀

    芯片鍵合:芯片與基板結(jié)合的精密工藝過(guò)程

    在半導(dǎo)體工藝中,“鍵合”是指將晶圓芯片連接到襯底上。粘接可分為兩種類型,即傳統(tǒng)方法和先進(jìn)方法。傳統(tǒng)的方法包括晶片連接(或晶片連接)和電線連接,而先進(jìn)的方法包括IBM在60年代末開(kāi)發(fā)的倒
    發(fā)表于 04-24 11:14 ?1714次閱讀
    <b class='flag-5'>芯片</b>鍵合:<b class='flag-5'>芯片</b>與基板結(jié)合的精密<b class='flag-5'>工藝</b>過(guò)程

    英特爾已擱置在意大利建立先進(jìn)封裝和芯片組裝廠的計(jì)劃

    據(jù)外媒報(bào)道,英特爾已經(jīng)擱置了在意大利建立先進(jìn)封裝和芯片組裝廠的計(jì)劃,意大利工業(yè)部長(zhǎng)本周在該國(guó)北部維羅納的一次新聞發(fā)布會(huì)上宣布了這一消息。
    的頭像 發(fā)表于 03-18 10:13 ?404次閱讀

    SiC功率器件先進(jìn)互連工藝研究

    技術(shù)的高可靠性先進(jìn)互連工藝。通過(guò)系列質(zhì)量評(píng)估與測(cè)試方法對(duì)比分析了不同燒結(jié)工藝對(duì)芯片雙面銀燒結(jié)層和芯片剪切強(qiáng)度的影響,分析了襯板表面材料對(duì)銅線
    的頭像 發(fā)表于 03-05 08:41 ?356次閱讀
    SiC功率器件<b class='flag-5'>先進(jìn)</b>互連<b class='flag-5'>工藝</b>研究

    不同PCBA工藝流程的成本與報(bào)價(jià)介紹

    PCBA工藝流程其實(shí)有很多種,不同種工藝流程有不同的生產(chǎn)技術(shù),因而在實(shí)際生產(chǎn)加工過(guò)程中所產(chǎn)生的成本不同,報(bào)價(jià)也不一樣。
    的頭像 發(fā)表于 12-14 10:53 ?742次閱讀

    先進(jìn)封裝RDL-first工藝研究進(jìn)展

    隨著摩爾定律逐步達(dá)到極限,大量行業(yè)巨頭暫停了 7 nm 以下工藝的研發(fā),轉(zhuǎn)而將目光投向先進(jìn)封裝領(lǐng)域。其中再布線先行( RDL-first ) 工藝作為
    的頭像 發(fā)表于 12-07 11:33 ?1809次閱讀
    <b class='flag-5'>先進(jìn)</b>封裝RDL-first<b class='flag-5'>工藝</b>研究進(jìn)展

    數(shù)字后端先進(jìn)工藝知識(shí)科普

    DPT Double Patterning Technology。double pattern就是先進(jìn)工藝下底層金屬/poly加工制造的一種技術(shù),先進(jìn)工藝下,如果用DUV,光的波長(zhǎng)已經(jīng)
    的頭像 發(fā)表于 12-01 10:20 ?2113次閱讀
    數(shù)字后端<b class='flag-5'>先進(jìn)</b><b class='flag-5'>工藝</b>知識(shí)科普

    HRP晶圓級(jí)先進(jìn)封裝替代傳統(tǒng)封裝技術(shù)研究(HRP晶圓級(jí)先進(jìn)封裝芯片

    技術(shù)的研究,由深圳市華芯邦科技有限公司(Hotchip)提出,可解決元器件散熱、可靠性、成本、器件尺寸等問(wèn)題,是替代傳統(tǒng)封裝技術(shù)解決方案之一。本文總結(jié)了HRP工藝的封裝特點(diǎn)和優(yōu)勢(shì),詳細(xì)介紹其工藝實(shí)現(xiàn)路線,為傳統(tǒng)封裝技術(shù)替代提供解
    的頭像 發(fā)表于 11-30 09:23 ?1786次閱讀
    HRP晶圓級(jí)<b class='flag-5'>先進(jìn)</b>封裝替代傳統(tǒng)封裝技術(shù)研究(HRP晶圓級(jí)<b class='flag-5'>先進(jìn)</b>封裝<b class='flag-5'>芯片</b>)

    什么是合封芯片工藝,合封芯片工藝工作原理、應(yīng)用場(chǎng)景、技術(shù)要點(diǎn)

    合封芯片工藝是一種先進(jìn)芯片封裝技術(shù),將多個(gè)芯片或不同的功能的電子模塊封裝在一起,從而形成一個(gè)系統(tǒng)或子系統(tǒng)。合封
    的頭像 發(fā)表于 11-24 17:36 ?1186次閱讀

    芯片的真實(shí)成本是多少?

    過(guò)去,分析師、顧問(wèn)和許多其他專家試圖估算采用最新工藝技術(shù)實(shí)現(xiàn)的新芯片成本。他們的結(jié)論是,到了 3nm 節(jié)點(diǎn),只有少數(shù)公司能夠負(fù)擔(dān)得起——而當(dāng)他們進(jìn)入埃范圍時(shí),可能沒(méi)有人可以支付了。 過(guò)去一段時(shí)間
    的頭像 發(fā)表于 11-02 16:12 ?1172次閱讀
    <b class='flag-5'>芯片</b>的真實(shí)<b class='flag-5'>成本</b>是多少?

    使用先進(jìn)工藝芯片設(shè)計(jì)成本是多少

    芯片開(kāi)發(fā)成本的估算非常復(fù)雜,因?yàn)檫@些數(shù)字受到多種因素影響。早在2018年,IBS發(fā)布的數(shù)據(jù)將5納米芯片成本定為5.422億美元,這樣的估算可能不再準(zhǔn)確,因?yàn)?/div>
    發(fā)表于 11-01 14:25 ?371次閱讀
    使用<b class='flag-5'>先進(jìn)</b><b class='flag-5'>工藝</b>的<b class='flag-5'>芯片</b>設(shè)計(jì)<b class='flag-5'>成本</b>是多少

    蘋果a17芯片成本多少 蘋果a17芯片幾納米工藝

    ,A17芯片成本漲價(jià)估計(jì)為150美元,今年的3nm晶圓價(jià)格約為19865美元,相當(dāng)于人民幣約17.5萬(wàn)元。 蘋果a17芯片幾納米工藝 蘋果a17
    的頭像 發(fā)表于 09-26 14:49 ?4001次閱讀