always block內(nèi)省略else所代表的電路 (SOC) (Verilog)
Abstract
在Verilog中，always block可以用來代表Flip-Flop, Combination Logic與Latch，本文比較在不寫else下，always block所代表的電路。
Introduction
在C語言裡，省略else只是代表不處理而；已但在Verilog裡，省略else所代表的是不同的電路。
always@(a or b or en)
if (en)
c = a & b;
在combination logic中省略else，由於必須在~en保留原本的值，所以會產(chǎn)生latch。
always@(posedge clk)
if (en)
c <= a & b;
雖然也必須在~en保留原本的值，但由於flip-flop就有記憶的功能，所以不會產(chǎn)生latch。if將產(chǎn)生mux，並將flip-flop的值拉回給mux。
Conclusion
在Verilog中，雖然只是小小的差異，但結(jié)果卻有天大的差異。
全文完。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1625文章
21627瀏覽量
601250
發(fā)布評論請先 登錄
相關(guān)推薦
OPA380的pspice模型只有5個管腳標(biāo)號，各個管腳所代表的含義是什么?
OPA380的pspice模型只有5個管腳標(biāo)號，但是未標(biāo)明各個管腳所代表的含義，如哪個輸入，哪個輸出，電源之類的。這個怎么辦呢？
發(fā)表于 09-18 06:19
Verilog：【8】基于FPGA實現(xiàn)SD NAND FLASH的SPI協(xié)議讀寫
;
else
block_read_valid <= 1\'b0;
end
always@(posedge sys_clk or posedge rst)
begin
if(rst == 1
發(fā)表于 06-21 17:58
關(guān)于Verilog的一些基本語法
endmodule
五、條件判斷語句
條件判斷語句有if else 和 case endcase這兩種，這兩種語句的賦值都必須放在always語句中。
①、if else語句的注意事項
A
發(fā)表于 05-31 18:31
USB口不同顏色所代表的意義是什么
平時工作生活中我們會看到各種顏色的USB口，但是大多數(shù)人都不知道不同顏色的USB口代表什么含義？
發(fā)表于 04-09 09:49
?3303次閱讀
Verilog實現(xiàn)uart串口設(shè)計
;// Output parity bit.
else
tx <= tsr[0];//Shift out data bit.
end
end
always @(posedge mclkx16
發(fā)表于 04-01 14:41
verilog實現(xiàn)卷積運算
else begin
data_a_reg <= data_in_a;
data_b_reg <= data_in_b;
end
end
// 執(zhí)行卷積運算
always
發(fā)表于 03-26 07:51
Verilog 電子時鐘實現(xiàn)
在Verilog中實現(xiàn)一個簡單的電子時鐘，你可以使用一個計數(shù)器來周期性地遞增一個計數(shù)值，然后根據(jù)這個計數(shù)值來顯示時鐘的不同時刻。以下是一個簡單的例子：
module clock_display
發(fā)表于 03-26 07:48
verilog語音實現(xiàn)浮點運算
Verilog可以通過使用IEEE標(biāo)準(zhǔn)的浮點數(shù)表示來實現(xiàn)浮點運算。下面是一個基本的Verilog模塊示例，展示了如何進(jìn)行加法、乘法和除法等常見的浮點運算操作：
module
發(fā)表于 03-25 21:49
assign語句和always語句的用法
Assign語句和Always語句是在硬件描述語言（HDL）中常用的兩種語句，用于對數(shù)字電路建模和設(shè)計。Assign語句用于連續(xù)賦值，而Always語句用于時序邏輯建模。本文將詳細(xì)探討這兩種語句
verilog中initial和always的區(qū)別
Verilog是一種硬件描述語言（HDL），用于設(shè)計和模擬數(shù)字電路。在Verilog中，關(guān)鍵字initial和always都是用于描述電路行為的特殊語句。它們被用來生成仿真模型，并控制模擬器的啟動
ZCC4650雙通道 25A 或單通道50A 穩(wěn)壓器替代LT4650
特 點
■ 雙通道 25A 或單通道 50A 輸出■ 輸入電壓範(fàn)圍：4.5V 至 15V■ 輸出電壓範(fàn)圍：0.6V 至 1.8V■ 在整個電壓、負(fù)載和溫度範(fàn)圍內(nèi)具有 ±1.5% 的最大
發(fā)表于 01-15 17:56
什么是always on buffer？什么情況下需要插always on buffer？
相比普通的buffer cell，always on buffer（AOB）有secondary always on pin，可以讓AOB即使在primary power off的情況下保持on的狀態(tài)；AOB在secondary pg pin off的情況下也是off的。
Verilog代碼：if-else和case的電路結(jié)構(gòu)和區(qū)別
每個if-else就是一個2選1mux器。當(dāng)信號有明顯優(yōu)先級時，首先要考慮if-else，但是if嵌套過多也會導(dǎo)致速度變慢；if語句結(jié)構(gòu)較慢，但占用面積小。
嵌套的if語句如果使用不當(dāng)，就會
工商網(wǎng)監(jiān)
評論