0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

3分鐘教你看懂PCB疊層文件

電子工程師 ? 來源:未知 ? 作者:工程師李察 ? 2018-10-27 09:56 ? 次閱讀

我們都知道,電路板的疊層安排是對PCB的整個(gè)系統(tǒng)設(shè)計(jì)的基礎(chǔ)。疊層設(shè)計(jì)如有缺陷,將最終影響到整機(jī)的emc性能。那么下面就和咱一起來看看到底如何才看懂疊層文件吧~

下圖是我們一般情況下看到的疊層好的文件圖示:

一、對(圖一)解析如下:

首先,我們可以看出疊層是8層板,有5個(gè)走線層(TOP、ART03、ART04、ART06、BOTTOM),有2個(gè)地層(GND02、GND05),有1個(gè)電源層(PWR07)。

其次我們可以獲得整個(gè)板子的使用的PP片情況,GND02-ART03一張芯板(core),ART4-GND05(core) 一張芯板,ART06-PWR07(core) 一張芯板, 其它的用PP加銅箔,最后壓合在一起而成的。TOP、GND02層中間的PP片是2116半固化片,ART03、ART04層中間的PP片是由2個(gè)3313半固化片和1個(gè)7628半固化片壓合而成,GND05、ART06層中間的PP片是由2個(gè)3313半固化片和1個(gè)7628半固化片壓合而成,PWR07、BOTTOM層中間的PP片是2116半固化片。

最后,可得知整個(gè)板厚為1.6mm(生產(chǎn)時(shí)允許有10%公差)。板厚計(jì)算如下示:

次外層2116厚度:

實(shí)測厚度=理論厚度—銅厚*(1—?dú)堛~率)

=0.1174*39.3701mil—1.25*(1—65%)

=4.1845mil

內(nèi)層3313*2+7628 厚度:

實(shí)測厚度=理論厚度—銅厚1*(1—?dú)堛~率1)—銅厚2*(1—?dú)堛~率2)

=(0.0987*2+0.1933)*39.3701mil—1.25*(1—65%)—1.25*(1—15%)

=13.8819mil

理論板厚:

板厚=內(nèi)外層銅厚+PP片厚度+芯板厚度

=0.7087*2+1.25*6+4.1845*2+13.8819*2+5.1*3

=60.3502mil

=1.5329mm

二、咱們接著疊層好的文件圖二

從(圖二)上,可以知道各個(gè)走線層單端50R阻抗的走線寬度和參考層。其中TOP、BOTTOM層走線寬度為6mil,TOP層參考GND02層,BOTTOM參考PWR07層;ART03、ART04層走線寬度為5.7mil,ART03層參考GND02層,ART04參考GND05層;ART06層走線寬度為5.4mil, ART06參考GND05、PWR07層。具體數(shù)值我們可以從Polar SI軟件中計(jì)算出來。

(1) 表層單端(TOP、BOTTOM):線寬6mil; =51.51*0.9+3.2=49.56

(2)內(nèi)層單端(ART03、ART04):線寬5.7mil; =50.13

(3)內(nèi)層單端(ART06):線寬5.4mil; =50.08

現(xiàn)在,接著疊層好的文件圖三三、從(圖三)我們可以知道各個(gè)走線層差分100R阻抗的走線寬度、線間間隙和參考層。其中TOP、BOTTOM層走線寬度為4.5mil,線與線間隙8mil,TOP層參考GND02層,BOTTOM參考PWR07層;ART03、ART04層走線寬度為4.1mil,線與線間隙8.2mil,ART03層參考GND02層,ART04參考GND05層;ART06層走線寬度為4.1mil,線與線間隙8.2mil, ART06參考GND05、PWR07層。具體數(shù)值我們可以從Polar SI軟件中計(jì)算出來。(1) 表層差分(TOP、BOTTOM):線寬/線距 4.5/8mil; =107.26*0.9+3.2=99.734

(2)內(nèi)層差分(ART3/ART4層): 線寬/線距 4.1/8.2mil; =99.27

(3) 內(nèi)層差分(ART6層): 線寬/線距 4.1/8.2mil; =98.58

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4295

    文章

    22776

    瀏覽量

    393242
  • 電路板
    +關(guān)注

    關(guān)注

    140

    文章

    4810

    瀏覽量

    96101
  • 疊層
    +關(guān)注

    關(guān)注

    0

    文章

    28

    瀏覽量

    9799
  • 可制造性設(shè)計(jì)

    關(guān)注

    10

    文章

    2064

    瀏覽量

    15379
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3492

    瀏覽量

    4188

原文標(biāo)題:干貨||3分鐘教你看懂PCB疊層文件

文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    6PCB設(shè)計(jì)指南

    4PCB上的空間用完后,就該升級到6電路板了。額外的可以為更多的信號、額外的平面對或?qū)w的混合提供空間。如何使用這些額外的并不重要,
    發(fā)表于 10-16 15:24 ?2013次閱讀
    6<b class='flag-5'>層</b><b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計(jì)指南

    PCB設(shè)計(jì)

    3是信號走線,但對應(yīng)的第4卻是大面積敷銅的電源,這在PCB工藝制造上可能會遇到一點(diǎn)問題,
    發(fā)表于 05-17 22:04

    【資料】淺談PCB設(shè)計(jì)

    本文主要介紹多層PCB設(shè)計(jì)的基礎(chǔ)知識,包括結(jié)構(gòu)的排布一般原則,常用的
    發(fā)表于 08-04 10:06

    PCB的幾種不同變體

      4.3.3 實(shí)驗(yàn)設(shè)計(jì)3:4PCB  本章將考慮4PCB
    發(fā)表于 04-20 17:10

    高速PCB設(shè)計(jì)的問題

    高速PCB設(shè)計(jì)的問題
    發(fā)表于 05-16 20:06 ?0次下載
    高速<b class='flag-5'>PCB</b>設(shè)計(jì)的<b class='flag-5'>疊</b><b class='flag-5'>層</b>問題

    【珍藏版】PCB阻抗設(shè)計(jì)與方案

    【珍藏版】PCB阻抗設(shè)計(jì)與方案,感興趣的小伙伴們可以看看。
    發(fā)表于 07-26 11:11 ?0次下載

    如何才看懂PCB文件

    我們都知道,電路板的安排是對PCB的整個(gè)系統(tǒng)設(shè)計(jì)的基礎(chǔ)。設(shè)計(jì)如有缺陷,將最終影響到整機(jī)的emc性能。那么下面就和咱一起來看看到底如
    的頭像 發(fā)表于 10-27 07:58 ?4542次閱讀

    如何設(shè)計(jì)4PCB

    如何設(shè)計(jì)4PCB
    的頭像 發(fā)表于 07-31 10:49 ?1.8w次閱讀

    pcb怎樣來設(shè)計(jì)

    PCB設(shè)計(jì)不是的簡單堆疊,其中地層的安排是關(guān)鍵,它與信號的安排和走向有密切的關(guān)系。
    發(fā)表于 08-21 11:45 ?1727次閱讀

    簡述PCB設(shè)計(jì)

    、單面 PCB 板和雙面 PCB 板的 對于兩板來說,由于板層數(shù)量少,已經(jīng)不存在
    的頭像 發(fā)表于 10-30 15:09 ?1048次閱讀

    為什么要進(jìn)行PCB

    如今,電子產(chǎn)品日益緊湊的趨勢要求多層印刷電路板的三維設(shè)計(jì)。但是,堆疊提出了與此設(shè)計(jì)觀點(diǎn)相關(guān)的新問題。其中一個(gè)問題就是為項(xiàng)目獲取高質(zhì)量的構(gòu)建。 隨著生產(chǎn)越來越多的由多層組成的復(fù)雜印刷電路,
    的頭像 發(fā)表于 11-03 10:33 ?4549次閱讀

    RK3588 PCB推薦及阻抗設(shè)計(jì)

    決于選擇的PCB結(jié)構(gòu)。由于最小線寬和最小線距是取決于PCB類型以及成本要求,受此限制,選擇的PCB
    的頭像 發(fā)表于 08-01 07:45 ?2148次閱讀
    RK3588 <b class='flag-5'>PCB</b>推薦<b class='flag-5'>疊</b><b class='flag-5'>層</b>及阻抗設(shè)計(jì)

    如何正確的對PCB進(jìn)行構(gòu)建

    只有使用正確的PCB進(jìn)行構(gòu)建,高速設(shè)計(jì)才能成功運(yùn)行。您的必須正確布置電源和接地層,為信號分配足夠的
    的頭像 發(fā)表于 10-05 16:12 ?838次閱讀
    如何正確的對<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>進(jìn)行構(gòu)建

    PCB結(jié)構(gòu)設(shè)計(jì)詳解

    隨著高速電路的不斷涌現(xiàn),PCB板的復(fù)雜度也越來越高,為了避免電氣因素的干擾,信號和電源必須分離,所以就牽涉到多層PCB的設(shè)計(jì),即
    發(fā)表于 09-30 12:03 ?107次下載

    高速PCB設(shè)計(jì)的問題.zip

    高速PCB設(shè)計(jì)的問題
    發(fā)表于 12-30 09:22 ?39次下載