Verilog 99題:畫(huà)出CMOS三態(tài)緩沖器的電路原理圖

001.畫(huà)出CMOS反相器的電路原理圖。

襯底的連接問(wèn)題。PMOS襯底接電源，NMOS襯底接地

002.反相器的速度與哪些因素有關(guān)？什么是轉(zhuǎn)換時(shí)間（transitiontime）和傳播延遲（propagation delay）？

反相器的速度與哪些因素有關(guān)。

（1）電容（負(fù)載電容、自載電容、連線(xiàn)電容）較小，漏端擴(kuò)散區(qū)的面積應(yīng)盡可能小。輸入電容要考慮： （1）Cgs 隨柵壓而變化（2）密勒效應(yīng)（3）自舉效應(yīng)

（2）加大晶體管的尺寸（驅(qū)動(dòng)能力），使晶體管的等效導(dǎo)通電阻（輸出電阻）較小。但這同時(shí)加大自載電容和負(fù)載電容（下一級(jí)晶體管的輸入電容）。

（3）提高電源電壓，提高電源電壓可以降低延時(shí)，即用功耗換取性能但超過(guò)一定程度后改善有限。電壓過(guò)高會(huì)引起可靠性問(wèn)題（氧化層擊穿、熱電子等）。

Transition Time（轉(zhuǎn)換時(shí)間）：上升時(shí)間：從10%Vdd上升到90%Vdd的時(shí)間，下降時(shí)間L從90%Vdd下降到10%dd的時(shí)間。上升時(shí)間和下降時(shí)間統(tǒng)稱(chēng)為T(mén)ransition Time，也有定義為20%到80%。

Propagation Delay（傳播延時(shí)）：在輸入信號(hào)變化到50%Vdd到輸出信號(hào)變化到50%Vdd之間的時(shí)間。

擴(kuò)展問(wèn)題：結(jié)合fpga的時(shí)序報(bào)告，介紹一下這些參數(shù)在工程實(shí)際中有啥用處呢？

003.解釋一下Vih，Vil，Vol，Voh，Vt。

Vih：輸入電壓由高到低變化時(shí)，輸出電壓開(kāi)始上升且傳輸特性曲線(xiàn)斜率為-1的點(diǎn)，即圖中B點(diǎn)對(duì)應(yīng)的輸入電壓。（仍能維持輸出為邏輯“1”的最大輸出電壓）

Vil：輸入電壓由低到高變化時(shí)，輸出電壓開(kāi)始下降且傳輸特性曲線(xiàn)斜率為-1的點(diǎn)，即圖中A點(diǎn)對(duì)應(yīng)的輸入電壓。（仍能維持輸出為邏輯“0”的最小輸出電壓）

Voh：定義為最小合格高電平。（維持輸出為邏輯“1”的最大輸出電壓）

Vol：定義為最大合格低電平。（維持輸出為邏輯“0”的最大輸出電壓）

CMOS集成電路內(nèi)部規(guī)定Vol = 0v，Voh = Vdd。

Vt：MOS管的閾值電壓

擴(kuò)展問(wèn)題：如果輸入電平是(Vil+Vih)/2，會(huì)有什么問(wèn)題？

輸入電壓（Vil+Vih）/2接近于0.5Vdd，CMOS反相器的閾值電壓也接近于0.5Vdd，這樣輸出不確定會(huì)是高電平還是低電平，輸出呈亞穩(wěn)態(tài)！

004.什么是原碼，反碼，補(bǔ)碼，符號(hào)-數(shù)值碼。以4bit為例，給出各自表示的數(shù)值范圍。

原碼：符號(hào)位+真值，最高位表示符號(hào)位，以4bit為例。

[+3]原 = 0011

[-3]原 = 1011

表示范圍：-7到+7

原碼中0000和1000都表示0。

反碼：正數(shù)的反碼是它本身，負(fù)數(shù)的反碼將原碼除符號(hào)位外逐位取反。以4bit為例。

[+3]原 = [0011]原 =[0011]反

[-3]原 = [1011]原 = [1100]反

表示范圍：-7到+7

反碼中0000和1111都表示0。

補(bǔ)碼：正數(shù)的補(bǔ)碼是它本身，負(fù)數(shù)的補(bǔ)碼將原碼除符號(hào)位外逐位取反再加1。以4bit為例。

[+3]原 = [0011]原 =[0011]反 = [0011]補(bǔ)

[-3]原 = [1011]原 =[1100]反 = [1101]補(bǔ)

表示范圍：-8到+7

補(bǔ)碼中0的表示只有一種形式，即0000，1000表示-8。

以上是有符號(hào)數(shù)，對(duì)于無(wú)符號(hào)數(shù)來(lái)說(shuō)都是來(lái)表示整數(shù)，其原碼、反碼、補(bǔ)碼都是其本身。

更詳細(xì)解釋可參考維基百科。

https://zh.wikipedia.org/wiki/%E6%9C%89%E7%AC%A6%E8%99%9F%E6%95%B8%E8%99%95%E7%90%86

005.十進(jìn)制轉(zhuǎn)換為二進(jìn)制編碼：

127

-127

127.375

-127.375

十進(jìn)制數(shù)轉(zhuǎn)化為R進(jìn)制數(shù)：整數(shù)部分，除R取余法，除到商為0為止。小數(shù)部分，乘R取整法，乘到積為0為止。

127 = 0111_1111

-127 = 1111_1111

127.375 =0111_1111.011

-127.375 =1111_1111.011

006.畫(huà)出CMOS三態(tài)緩沖器的電路原理圖，解釋一下高阻態(tài)。

很多東西去搜索還是應(yīng)該直接用英文，用Google或者Bing國(guó)際版，百度真是慘不忍睹。

PMOS襯底接Vdd，CMOS襯底解Gnd，以下為簡(jiǎn)化，未畫(huà)襯底。

圖1，三態(tài)非門(mén)，當(dāng)~EN為1時(shí)，最上面的PMOS和最下面的NMOS管截止，所以輸出為高阻態(tài)，反之輸出為~A，同理可推理出圖2，EN高電平有效輸出。

圖3，三態(tài)緩沖門(mén)，當(dāng)~EN為高電平時(shí)，最上面的PMOS管截止，輸出為高阻態(tài)，反之，輸出為A。圖4一樣。

圖5，CMOS傳輸門(mén)，雙向傳輸，當(dāng)C=0，~C=Vdd，兩個(gè)MOS管都截止，輸入和輸出之間呈現(xiàn)高阻態(tài)，當(dāng)C=Vdd，~C=0，如果0 <= Vi <= Vdd – Vt（NMOS）,NMOS管導(dǎo)通，如果|Vt（PMOS）|<= Vi <= Vdd，PMOS管導(dǎo)通，所以Vi在0到Vdd之間，總有一個(gè)MOS管導(dǎo)通，實(shí)現(xiàn)傳輸門(mén)。

圖6，三態(tài)非門(mén)，在反相器后面加一個(gè)傳輸門(mén)，當(dāng)~EN為低電平，傳輸門(mén)導(dǎo)通，輸出Y = ~A，反之傳輸門(mén)截止，輸出高阻態(tài)。如果想要EN高電平有效，交換傳輸門(mén)上下端子的反相器即可。

高阻態(tài)：電路的一種輸出狀態(tài)，既不是高電平也不是低電平，如果高阻態(tài)再輸入下一級(jí)電路的話(huà)，對(duì)下級(jí)電路無(wú)任何影響，可以理解為斷路，不被任何東西所驅(qū)動(dòng)，也不驅(qū)動(dòng)任何東西

007.什么是Open-Drain Output？

Open-Drain Output漏極開(kāi)路輸出，稱(chēng)為OD門(mén)，兩個(gè)OD門(mén)并聯(lián)可以實(shí)現(xiàn)線(xiàn)與功能，輸出端外接的上拉電阻提高驅(qū)動(dòng)能力

008.只用2輸入mux，實(shí)現(xiàn)與，或，非，異或。2輸入mux定義為o = s ? a :b;

與：out = (a == 1'b0)? 1'b0: ((b == 1'b0)? 1'b0: 1'b1);

改進(jìn)版：out = (a == 1'b1)? b: 1'b0;

或：out = (a == 1'b1)? 1'b1: ((b == 1'b1)? 1'b1: 1'b0);

改進(jìn)版：out = (a == 1'b0)? b: 1'b1;

非：out = (a == 1'b1)? 1'b0: 1'b1;

異或：out = (a == 1'b1)? ((b == 1'b1)? 1'b0: 1'b1) : ((b == 1'b0)? 1'b0: 1'b1);

009.相同面積的cmos與非門(mén)和或非門(mén)哪個(gè)更快？

數(shù)集學(xué)的不夠深刻，需要慢慢體會(huì)。

電子遷移率是空穴的2.5倍（在硅基CMOS工藝中），運(yùn)算就是用這些大大小小的MOS管驅(qū)動(dòng)后一級(jí)的負(fù)載電容，翻轉(zhuǎn)速度和負(fù)載大小一級(jí)前級(jí)驅(qū)動(dòng)能力相關(guān)。為了上升延遲和下降延遲相同，PMOS需要做成NMOS兩倍多大小。

載流子的遷移率，對(duì)PMOS而言，載流子是空穴；對(duì)NMOS而言，載流子是電子。

PMOS采用空穴導(dǎo)電，NMOS采用電子導(dǎo)電，由于PMOS的載流子的遷移率比NMOS的遷移率小，所以，同樣尺寸條件下，PMOS的充電時(shí)間要大于NMOS的充電時(shí)間長(zhǎng)，在互補(bǔ)CMOS電路中，與非門(mén)是PMOS管并聯(lián)，NMOS管串聯(lián)，而或非門(mén)正好相反，所以，同樣尺寸條件下，與非門(mén)的速度快，所以，在互補(bǔ)CMOS電路中，優(yōu)先選擇與非門(mén)。