JESD204B DSP套件的基本介紹
該視頻重點介紹了Xilinx Kintex UltraScale FPGA模擬器件JESD204B DSP套件，該套件采用Xilinx Kintex UltraScale KCU105開發(fā)板，KU40器件與ADI公司的AD-FMCDAQ2-EBZ高速模擬FMC模塊配合使用。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關注
關注
1625文章
21620瀏覽量
601239 -
賽靈思
+關注
關注
32文章
1794瀏覽量
131126 -
模擬器
+關注
關注
2文章
862瀏覽量
43128
發(fā)布評論請先 登錄
相關推薦
ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化
電子發(fā)燒友網(wǎng)站提供《ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化.pdf》資料免費下載
發(fā)表于 10-09 08:31
?1次下載
AFE77xx DAC JESD204B調(diào)試
電子發(fā)燒友網(wǎng)站提供《AFE77xx DAC JESD204B調(diào)試.pdf》資料免費下載
發(fā)表于 09-27 10:17
?0次下載
從JESD204B升級到JESD204C時的系統(tǒng)設計注意事項
電子發(fā)燒友網(wǎng)站提供《從JESD204B升級到JESD204C時的系統(tǒng)設計注意事項.pdf》資料免費下載
發(fā)表于 09-21 10:19
?0次下載
AFE77 JESD204B 調(diào)試手冊
電子發(fā)燒友網(wǎng)站提供《AFE77 JESD204B 調(diào)試手冊.pdf》資料免費下載
發(fā)表于 09-11 10:25
?0次下載
采用JESD204B的LMK5C33216超低抖動時鐘同步器數(shù)據(jù)表
電子發(fā)燒友網(wǎng)站提供《采用JESD204B的LMK5C33216超低抖動時鐘同步器數(shù)據(jù)表.pdf》資料免費下載
發(fā)表于 08-21 10:47
?0次下載
LMK0482x超低噪聲JESD204B兼容時鐘抖動消除器數(shù)據(jù)表
電子發(fā)燒友網(wǎng)站提供《LMK0482x超低噪聲JESD204B兼容時鐘抖動消除器數(shù)據(jù)表.pdf》資料免費下載
發(fā)表于 08-21 09:19
?0次下載
抓住JESD204B接口功能的關鍵問題
JESD204B是最近批準的JEDEC標準，用于轉換器與數(shù)字處理器件之間的串行數(shù)據(jù)接口。它是第三代標準，解決了先前版本的一些缺陷。該接口的優(yōu)勢包括：數(shù)據(jù)接口路由所需電路板空間更少，建立與保持時序要求
JESD204B的常見疑問解答
問：什么是8b/10b編碼，為什么JESD204B接口需使用這種編碼？
答：無法確保差分通道上的直流平衡信號不受隨機非編碼串行數(shù)據(jù)干擾，因為很有可能會傳輸大量相反的1或0數(shù)據(jù)。通過串行鏈路傳輸
發(fā)表于 01-03 06:35
AD9683的引腳如何與zynq 7015芯片中的JESD204 ip核端口對應相連?
芯片上JESD204B協(xié)議對應的引腳（SYSREF、SYNCINB和SERDOUT）與ZYNQ7015芯片中的JESD204 IP核的端口對應相連。
發(fā)表于 12-15 07:14
ad9680 JESD204B接口rx_sync信號同步和失鎖周期性出現(xiàn)怎么解決？
使用AD9680時遇到一個問題，AD9680采樣率為1Gsps，JESD204B IP核的GTX參考時鐘為250MHz，參數(shù)L=4，F(xiàn)=2，K=32，線速率為10Gbps，使用的為SYSREF
發(fā)表于 12-12 08:03
使用JESD204B連接AD9164時,CGS過程無法完成是什么原因?qū)е拢?/a>
我使用的是KC705板卡，調(diào)用了里面JESD204B的IP核，使用模式為interpolation值為4,4條鏈路，DAC頻率為2.5GHZ，通道速度為6.25GHZ，出現(xiàn)的問題是：
幀同步過程
發(fā)表于 12-12 07:28
AD9690配置在JESD204B sublcass 0模式下，AD9690的SYSREF±輸入管腳怎么處理？
用單片AD9690采集數(shù)據(jù)給FPGA，不要求確定延遲，因此想要把AD9690配置在JESD204B sublcass 0 模式下。但是這種模式下，對于AD9690的SYSREF±的輸入管腳怎么處理？以及AD9690工作在subclass 0 模式下還有沒有其他要注意的地方？
發(fā)表于 12-12 06:16
使用AD9163的時候遇到JESD204B的SYNC信號周期性拉低如何解決？
我在使用AD9163的時候遇到JESD204B的SYNC信號周期性拉低。通過讀寄存器值如圖，發(fā)現(xiàn)REG470和REG471都為0xFF，而REG472始終為0.不知有誰知道是什么原因？該如何解
發(fā)表于 12-04 07:30
AD9164 JESD204B接口的傳輸層是如何對I/Q數(shù)據(jù)進行映射的？
AD9164 JESD204B接口的傳輸層是如何對I/Q數(shù)據(jù)進行映射的
發(fā)表于 12-04 07:27
JESD204B規(guī)范的傳輸層介紹
電子發(fā)燒友網(wǎng)站提供《JESD204B規(guī)范的傳輸層介紹.pdf》資料免費下載
發(fā)表于 11-28 10:43
?0次下載
工商網(wǎng)監(jiān)
評論