搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      XPE for UltraScale和UltraScale+器件的邏輯和信號功率估計

      Xilinx視頻 ? 作者：郭婷 ? 2018-11-23 06:00 ? 次閱讀

      了解XPE for UltraScale和UltraScale +器件的關(guān)鍵精度改進(jìn)之一。 從XPE 2015.4開始，將“扇出”邏輯表示替換為“路由復(fù)雜度”算法，以解決邏輯與信號之間的功率相關(guān)性問題。

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • 賽靈思
        +關(guān)注

        關(guān)注

        32

        文章

        1794

        瀏覽量

        130961
      • 功率
        +關(guān)注

        關(guān)注

        13

        文章

        2036

        瀏覽量

        69397
      • 邏輯
        +關(guān)注

        關(guān)注

        2

        文章

        831

        瀏覽量

        29387
      收藏 人收藏

        評論

        相關(guān)推薦

        使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電

        電子發(fā)燒友網(wǎng)站提供《使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電.pdf》資料免費下載
        發(fā)表于 09-21 11:11 ?0次下載
        使用TPS65086x PMIC為Xilinx Zynq <b class='flag-5'>UltraScale</b> MPSoC供電

        一個更適合工程師和研究僧的FPGA提升課程

        設(shè)計； ● UltraFast 設(shè)計方法； ● 使用UltraScale和UltraScale+架構(gòu)進(jìn)行設(shè)計； ● FPGA 功耗最優(yōu)化； ● 使用 Vivado Design Suite 4
        發(fā)表于 06-05 10:09

        中高端FPGA如何選擇

        的因素，集成了我們上面所列舉的目前最先進(jìn)的硬核，但價格卻比Virtex Ultrascale+便宜很多。當(dāng)然，目前Achronix的FPGA中的邏輯資源數(shù)量相對Virtex Ultrascale+要少一些，I/O數(shù)量也自然少一些
        發(fā)表于 04-24 15:09

        Achronix的FPGA有哪方面的優(yōu)勢？

        Achronix的Speedster7t支持PCIe Gen5和112G Serdes，而AMD的高端系列Virtex Ultrascale+也僅僅支持到PCIe Gen4，也只在最高端的FPGA中支持到58Gb的GTM，大多數(shù)Virtex Ultrascale+僅僅支持
        發(fā)表于 03-18 10:55 ?198次閱讀
        Achronix的FPGA有哪方面的優(yōu)勢？

        AMD推出全新Spartan UltraScale+ FPGA系列

        AMD 已經(jīng)擁有 Zynq UltraScale+ 和 Artix UltraScale+ 系列，而 Spartan UltraScale+ FPGA 系列的推出使其不斷現(xiàn)代化。
        發(fā)表于 03-18 10:40 ?235次閱讀
        AMD推出全新Spartan <b class='flag-5'>UltraScale+</b> FPGA系列

        AMD 擴(kuò)展市場領(lǐng)先的 FPGA 產(chǎn)品組合，推出專為成本敏感型邊緣應(yīng)用打造的AMD Spartan UltraScale+ 系列

        UltraScale+ 器件能為邊緣端各種 I/O 密集型應(yīng)用提供成本效益與高能效性能，在基于 28 納米及以下制程技術(shù)的 FPGA 領(lǐng)域帶來業(yè)界極高的 I/O 邏
        發(fā)表于 03-07 15:17 ?336次閱讀

        AMD 擴(kuò)展市場領(lǐng)先的 FPGA 產(chǎn)品組合

        專為成本敏感型邊緣應(yīng)用打造的AMD Spartan UltraScale+ 系列 — 全新 FPGA 能為嵌入式視覺、醫(yī)療、工業(yè)互聯(lián)、機(jī)器人與視頻應(yīng)用提供高數(shù)量 I/O、功率效率以及卓越的安全
        的頭像 發(fā)表于 03-07 14:33 ?314次閱讀
        AMD 擴(kuò)展市場領(lǐng)先的 FPGA 產(chǎn)品組合

        AMD推出Spartan UltraScale+ FPGA系列產(chǎn)品

        AMD公司，全球知名的芯片巨頭，近日宣布推出全新的AMD Spartan UltraScale+ FPGA系列產(chǎn)品組合。這一新系列作為AMD成本優(yōu)化型FPGA、自適應(yīng)SoC產(chǎn)品家族的最新成員，特別針對成本敏感型邊緣應(yīng)用進(jìn)行了優(yōu)化，旨在提供更高的成本效益和能效性能。
        的頭像 發(fā)表于 03-07 10:15 ?515次閱讀

        為嵌入式應(yīng)用選擇AMD Spartan UltraScale+FPGA

        全新 AMD Spartan UltraScale+ FPGA 系列在價格、功耗、功能和尺寸之間取得了良好的平衡。了解該系列器件如何幫助設(shè)計人員以低成本推動 I/O 密集型應(yīng)用產(chǎn)品快速上市。
        的頭像 發(fā)表于 03-06 11:31 ?395次閱讀
        為嵌入式應(yīng)用選擇AMD Spartan <b class='flag-5'>UltraScale</b>+FPGA

        AMD 擴(kuò)展市場領(lǐng)先的 FPGA 產(chǎn)品組合，推出專為成本敏感型邊緣應(yīng)用打造的AMD Spartan UltraScale+ 系列

        UltraScale+ 器件能為邊緣端各種 I/O 密集型應(yīng)用提供成本效益與高能效性能，在基于 28 納米及以下制程技術(shù)的 FPGA 領(lǐng)域帶來業(yè)界極高的 I/O 邏
        發(fā)表于 03-06 11:17 ?255次閱讀

        AMD推出全新Spartan UltraScale+ FPGA系列

        AMD日前正式推出了全新的Spartan UltraScale+ FPGA系列，該系列作為AMD廣泛的成本優(yōu)化型FPGA和自適應(yīng)SoC產(chǎn)品組合的最新成員，專為邊緣端各種I/O密集型應(yīng)用設(shè)計。
        的頭像 發(fā)表于 03-06 11:09 ?651次閱讀

        采用UltraScale/UltraScale+芯片的DFX設(shè)計注意事項

        采用UltraScale/UltraScale+芯片進(jìn)行DFX設(shè)計時，建議從以下角度對設(shè)計進(jìn)行檢查。
        的頭像 發(fā)表于 01-18 09:27 ?722次閱讀
        采用<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片的DFX設(shè)計注意事項

        1.25G突發(fā)時鐘數(shù)據(jù)恢復(fù)/ UltraScale中的2.5G PON應(yīng)用設(shè)備總結(jié)

        電子發(fā)燒友網(wǎng)站提供《1.25G突發(fā)時鐘數(shù)據(jù)恢復(fù)/ UltraScale中的2.5G PON應(yīng)用設(shè)備總結(jié).pdf》資料免費下載
        發(fā)表于 01-14 09:56 ?0次下載
        1.25G突發(fā)時鐘數(shù)據(jù)恢復(fù)/ <b class='flag-5'>UltraScale</b>中的2.5G PON應(yīng)用設(shè)備總結(jié)

        針對UltraScale/UltraScale+芯片DFX應(yīng)考慮的因素有哪些（2）

        UltraScale/UltraScale+芯片開始支持BUFG_*、PLL和MMCM出現(xiàn)在動態(tài)區(qū)，在7系列FPGA中這些時鐘資源只能在靜態(tài)區(qū)。
        的頭像 發(fā)表于 12-21 09:12 ?789次閱讀
        針對<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX應(yīng)考慮的因素有哪些（2）

        針對UltraScale/UltraScale+芯片DFX應(yīng)考慮的因素有哪些（1）

        對于UltraScale/UltraScale+芯片，幾乎FPGA內(nèi)部所有組件都是可以部分可重配置的
        的頭像 發(fā)表于 12-14 16:16 ?550次閱讀
        針對<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX應(yīng)考慮的因素有哪些（1）