Zynq? UltraScale+? MPSoC 器件不僅提供 64 位處理器可擴(kuò)展性,同時(shí)還將實(shí)時(shí)控制與軟硬件引擎相結(jié)合,支持圖形、視頻、波形與數(shù)據(jù)包處理。置于包含通用實(shí)時(shí)處理器和可編程邏輯的平臺(tái)上,三個(gè)不同變體包括雙應(yīng)用處理器 (CG) 器件、四核應(yīng)用處理器和 GPU (EG) 器件、以及視頻編解碼器 (EV) 器件, 為 5G 無(wú)線、下一代 ADAS 和工業(yè)物聯(lián)網(wǎng)創(chuàng)造了無(wú)限可能性。
該視頻顯示了Zynq?UltraScale+?MPSoC處理系統(tǒng)中硬化控制器的性能如何,LPDDR4以2.4Gbps運(yùn)行48小時(shí)以上,在壓力下,具有低抖動(dòng)和大量余量。
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
相關(guān)推薦
4K UHD音視頻廣播領(lǐng)域的優(yōu)勢(shì)
1.高性能與低功耗的結(jié)合:Zynq UltraScale+ MPSoC采用了16nm FinFET工藝,集成了多核處理
發(fā)表于 11-01 16:56
本帖最后由 Tronlong創(chuàng)龍科技 于 2024-10-29 10:35 編輯
本文主要介紹基于Xilinx UltraScale+ MPSoC XCZU7EV的12G-SDI高清視頻開(kāi)發(fā)
發(fā)表于 10-29 10:09
協(xié)議。
3.MPSoC與VCU架構(gòu)在4K UHD音視頻廣播領(lǐng)域的優(yōu)勢(shì)
高性能與低功耗的結(jié)合 :Zynq UltraScale+
MPSoC
發(fā)表于 10-14 17:42
電子發(fā)燒友網(wǎng)站提供《為Xilinx? Zynq?UltraScale?系列多處理器中的VCCINT_VCU軌供電.pdf》資料免費(fèi)下載
發(fā)表于 09-25 10:54
?0次下載
電子發(fā)燒友網(wǎng)站提供《使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電.pdf》資料免費(fèi)下載
發(fā)表于 09-21 11:11
?0次下載
約束;
● 利用UltraScale FPGA收發(fā)器進(jìn)行設(shè)計(jì);
● 高速存儲(chǔ)接口設(shè)計(jì);
● 利用以太網(wǎng) MAC 控制器進(jìn)行設(shè)計(jì);
● 利用千兆位級(jí)串行 I/O 進(jìn)行
發(fā)表于 06-05 10:09
和 1 片 Zynq UltraScale+ MPSoC 家族的 XCZU19EG-2FFVC1760I 以及 1 片 TI 公司的 DSP 芯片 TMS320C6678ACYPA。
發(fā)表于 04-08 11:11
?557次閱讀
電子發(fā)燒友網(wǎng)站提供《V類輻射硬化PWM控制器UC1846-SP數(shù)據(jù)表.pdf》資料免費(fèi)下載
發(fā)表于 04-07 15:55
?0次下載
AMD 已經(jīng)擁有 Zynq UltraScale+ 和 Artix UltraScale+ 系列,而 Spartan UltraScale+ FPGA 系列的推出使其不斷現(xiàn)代化。
發(fā)表于 03-18 10:40
?332次閱讀
AMD公司,全球知名的芯片巨頭,近日宣布推出全新的AMD Spartan UltraScale+ FPGA系列產(chǎn)品組合。這一新系列作為AMD成本優(yōu)化型FPGA、自適應(yīng)SoC產(chǎn)品家族的最新成員,特別針對(duì)成本敏感型邊緣應(yīng)用進(jìn)行了優(yōu)化,旨在提供更高的成本效益和能效性能。
發(fā)表于 03-07 10:15
?620次閱讀
在 FPGA(Zynq? UltraScale+? MPSoC) 上的 Ubuntu 22.04 桌面映像上安裝了各種 EE 設(shè)計(jì)應(yīng)用程序(包括 KiCad),并用它設(shè)計(jì) PCB。
發(fā)表于 02-26 09:04
?1897次閱讀
采用UltraScale/UltraScale+芯片進(jìn)行DFX設(shè)計(jì)時(shí),建議從以下角度對(duì)設(shè)計(jì)進(jìn)行檢查。
發(fā)表于 01-18 09:27
?840次閱讀
在 AMD SoC 器件(AMD Zynq 7000 SoC,AMD Zynq UltraScale+ MPSoC,AMD Versal
發(fā)表于 12-22 10:27
?1354次閱讀
UltraScale/UltraScale+芯片開(kāi)始支持BUFG_*、PLL和MMCM出現(xiàn)在動(dòng)態(tài)區(qū),在7系列FPGA中這些時(shí)鐘資源只能在靜態(tài)區(qū)。
發(fā)表于 12-21 09:12
?904次閱讀
對(duì)于UltraScale/UltraScale+芯片,幾乎FPGA內(nèi)部所有組件都是可以部分可重配置的
發(fā)表于 12-14 16:16
?626次閱讀
評(píng)論