搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      Kintex-7 FPGA連接DDR3存儲器的接口功能演示

      Xilinx視頻 ? 來源：郭婷 ? 2018-11-30 06:23 ? 次閱讀

      本演示展現(xiàn)了Kintex-7 FPGA連接DDR3存儲器的接口功能。本演示還采用了ChipScope?分析器軟件來展示接口和DDR3控制器的功能。該軟件可以測試并驗證DDR3接口以1600 Mbps的速度在Kintex-7 FPGA開發(fā)套件KC705板上的FPGA和DDR3 64位SODIMM之間運行時的接口功能。

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • FPGA
        +關(guān)注

        關(guān)注

        1625

        文章

        21628

        瀏覽量

        601252
      • DDR3
        +關(guān)注

        關(guān)注

        2

        文章

        274

        瀏覽量

        42161
      • 存儲器
        +關(guān)注

        關(guān)注

        38

        文章

        7435

        瀏覽量

        163525
      • 賽靈思
        +關(guān)注

        關(guān)注

        32

        文章

        1794

        瀏覽量

        131126
      收藏 人收藏

        評論

        相關(guān)推薦

        DDR存儲器接口的硬件和布局設(shè)計考慮因素

        電子發(fā)燒友網(wǎng)站提供《DDR存儲器接口的硬件和布局設(shè)計考慮因素.pdf》資料免費下載
        發(fā)表于 09-11 14:29 ?0次下載

        DDR3寄存器和PLL數(shù)據(jù)表

        電子發(fā)燒友網(wǎng)站提供《DDR3寄存器和PLL數(shù)據(jù)表.pdf》資料免費下載
        發(fā)表于 08-23 11:06 ?1次下載
        <b class='flag-5'>DDR3</b>寄存<b class='flag-5'>器</b>和PLL數(shù)據(jù)表

        基于FPGA的DDR3多端口讀寫存儲管理設(shè)計

        。 DDR3存儲器控制模塊采用Xilinx公司的MIG[4](Memory Interface Generator)方案，通過用戶接口建立FPGA內(nèi)部控制邏輯到
        發(fā)表于 06-26 18:13

        XC7K410T-FFG900外設(shè)之DDR3硬件設(shè)計方案分享

        在數(shù)據(jù)速率帶寬約束方面，DDR3運行速度受限于其與K7-410T FPGA互聯(lián)的I/O Bank 管腳以及FPGA器件的速度等級。
        的頭像 發(fā)表于 04-12 10:03 ?2291次閱讀
        XC<b class='flag-5'>7</b>K410T-FFG900外設(shè)之<b class='flag-5'>DDR3</b>硬件設(shè)計方案分享

        精選推薦！紫光盤古系列FPGA開發(fā)板信息匯總

        紫光盤古系列：盤古50K開發(fā)板 盤古50K開發(fā)板（MES50HP）采用了核心板+擴展板的結(jié)構(gòu)，核心板與擴展板之間使用高速板對板連接器進行連接。 核心板主要由FPGA+2顆DDR3 +
        發(fā)表于 04-11 11:57

        全套DDR、DDR2、DDR3、DDR3L、LPDDR3 和 DDR4 電源解決方案同步降壓控制器數(shù)據(jù)表

        電子發(fā)燒友網(wǎng)站提供《全套DDR、DDR2、DDR3、DDR3L、LPDDR3 和 DDR4 電源
        發(fā)表于 04-09 09:51 ?7次下載
        全套<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L、LPDDR<b class='flag-5'>3</b> 和 <b class='flag-5'>DDR</b>4 電源解決方案同步降壓控制<b class='flag-5'>器</b>數(shù)據(jù)表

        完整DDR，DDR2，DDR3 和LPDDR3 存儲器電源解決方案同步降壓控制器數(shù)據(jù)表

        電子發(fā)燒友網(wǎng)站提供《完整DDR，DDR2，DDR3 和LPDDR3 存儲器電源解決方案同步降壓控制器
        發(fā)表于 04-09 09:49 ?0次下載
        完整<b class='flag-5'>DDR</b>，<b class='flag-5'>DDR</b>2，<b class='flag-5'>DDR3</b> 和LPDDR<b class='flag-5'>3</b> <b class='flag-5'>存儲器</b>電源解決方案同步降壓控制<b class='flag-5'>器</b>數(shù)據(jù)表

        具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的完整DDR2、DDR3和DDR3L存儲器電源解決方案TPS51216-EP數(shù)據(jù)表

        電子發(fā)燒友網(wǎng)站提供《具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的完整DDR2、DDR3和DDR3L存儲器電源解決方案TPS51216-EP數(shù)
        發(fā)表于 03-26 11:19 ?0次下載
        具有同步降壓控制<b class='flag-5'>器</b>、2A LDO和緩沖基準(zhǔn)的完整<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>和<b class='flag-5'>DDR3</b>L<b class='flag-5'>存儲器</b>電源解決方案TPS51216-EP數(shù)據(jù)表

        完整的DDR2、DDR3和DDR3L內(nèi)存電源解決方案同步降壓控制器TPS51216數(shù)據(jù)表

        電子發(fā)燒友網(wǎng)站提供《完整的DDR2、DDR3和DDR3L內(nèi)存電源解決方案同步降壓控制器TPS51216數(shù)據(jù)表.pdf》資料免費下載
        發(fā)表于 03-13 13:58 ?0次下載
        完整的<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>和<b class='flag-5'>DDR3</b>L內(nèi)存電源解決方案同步降壓控制<b class='flag-5'>器</b>TPS51216數(shù)據(jù)表

        適用于DDR2、DDR3、DDR3L和DDR4且具有VTTREF緩沖基準(zhǔn)的TPS51206 2A峰值灌電流/拉電流DDR終端穩(wěn)壓器數(shù)據(jù)表

        電子發(fā)燒友網(wǎng)站提供《適用于DDR2、DDR3、DDR3L和DDR4且具有VTTREF緩沖基準(zhǔn)的TPS51206 2A峰值灌電流/拉電流DDR
        發(fā)表于 03-13 13:53 ?1次下載
        適用于<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L和<b class='flag-5'>DDR</b>4且具有VTTREF緩沖基準(zhǔn)的TPS51206 2A峰值灌電流/拉電流<b class='flag-5'>DDR</b>終端穩(wěn)壓<b class='flag-5'>器</b>數(shù)據(jù)表

        具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的TPS51916完整DDR2、DDR3、DDR3L和DDR4存儲器電源解決方案數(shù)據(jù)表

        電子發(fā)燒友網(wǎng)站提供《具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的TPS51916完整DDR2、DDR3、DDR3L和DDR4
        發(fā)表于 03-13 11:24 ?0次下載
        具有同步降壓控制<b class='flag-5'>器</b>、2A LDO和緩沖基準(zhǔn)的TPS51916完整<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L和<b class='flag-5'>DDR</b>4<b class='flag-5'>存儲器</b>電源解決方案數(shù)據(jù)表

        具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的TPS51716完整DDR2、DDR3、DDR3L、LPDDR3和DDR4內(nèi)存電源解決方案數(shù)據(jù)表

        電子發(fā)燒友網(wǎng)站提供《具有同步降壓控制器、2A LDO和緩沖基準(zhǔn)的TPS51716完整DDR2、DDR3、DDR3L、LPDDR3和
        發(fā)表于 03-13 11:13 ?0次下載
        具有同步降壓控制<b class='flag-5'>器</b>、2A LDO和緩沖基準(zhǔn)的TPS51716完整<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L、LPDDR<b class='flag-5'>3</b>和<b class='flag-5'>DDR</b>4內(nèi)存電源解決方案數(shù)據(jù)表

        完整的DDR、DDR2和DDR3內(nèi)存電源解決方案同步降壓控制器數(shù)據(jù)表

        電子發(fā)燒友網(wǎng)站提供《完整的DDR、DDR2和DDR3內(nèi)存電源解決方案同步降壓控制器數(shù)據(jù)表.pdf》資料免費下載
        發(fā)表于 03-13 10:16 ?1次下載
        完整的<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2和<b class='flag-5'>DDR3</b>內(nèi)存電源解決方案同步降壓控制<b class='flag-5'>器</b>數(shù)據(jù)表

        存儲器接口產(chǎn)品手冊

        電子發(fā)燒友網(wǎng)站提供《存儲器接口產(chǎn)品手冊.pdf》資料免費下載
        發(fā)表于 01-29 09:31 ?2次下載
        <b class='flag-5'>存儲器</b><b class='flag-5'>接口</b>產(chǎn)品手冊

        DDR3存儲廠迎漲價商機 華邦、鈺創(chuàng)、晶豪科等訂單涌進

        法人方面解釋說：“標(biāo)準(zhǔn)型dram和nand目前由三星、sk hynix、美光等跨國企業(yè)主導(dǎo)，因此，中臺灣企業(yè)在半導(dǎo)體制造方面無法與之抗衡?！痹?b class='flag-5'>ddr3 ddr3的情況下，臺灣制造企業(yè)表現(xiàn)出強勢。ddr3的價格也隨之上漲，給臺灣半
        的頭像 發(fā)表于 11-14 11:29 ?752次閱讀