0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

加速和改進PCB布線指南

SfHE_pcbems ? 來源:cg ? 2018-12-14 10:30 ? 次閱讀

PCB布線方法在不斷進步,靈活的布線技術可以縮短導線長度,釋放更多的PCB空間。傳統(tǒng)PCB布線受到導線坐標固定和缺少任意角度導線的限制。去除這些限制可以顯著改善布線的質量。

背景

我們首先來介紹一些術語。我們將任意角度布線定義為使用任意角度的線段和弧度進行的導線布線。它是一種導線布線,但不限于只能使用90度和45度角度的線段。拓撲式布線是不粘附柵格和坐標的導線布線,不使用像基于形狀的布線器那樣的規(guī)則或不規(guī)則柵格。讓我們把術語靈活布線定義為沒有形狀固定的導線布線,能夠通過實時導線形狀再計算實現(xiàn)下文的轉變可能性。只有來自障礙物的圓弧和它們的公切線被用來形成走線形狀。(障礙物包括引腳、銅箔、禁布區(qū)、過孔和其它物體)

圖1顯示了兩種PCB模型的部分電路。其中的綠色導線和紅線導線分別走在pcb模型的不同層上。藍色圓圈是過孔。紅色元件被高亮顯示。另外有一些紅色的圓形引腳。圖1a是只使用線段和線段間夾角為90度的模型。圖1b是使用弧和任意角度的PCB模型。也許任意角度布線看起來很奇怪,但它確實有許多優(yōu)勢。它的這種布線方式與半個世紀前工程師的手工布線方式非常類似。

圖1:兩種PCB模型的部分電路

頂圖:傳統(tǒng)設計版本

底圖:同樣的設計但采用了任意角度的布線

圖2顯示了一家名為Digibarn的美國公司在1972年開發(fā)的完全手工布線的真實PCB。這是一塊基于Intel 8008的計算機內(nèi)的PCB板。圖2所示的任意角度布線事實上與圖1b很相似。為何他們會使用任意角度的布線呢?因為這種布線方式有許多優(yōu)勢。

圖2

(資源來源:DigiBarn計算機博物館)

任意角度布線的優(yōu)勢

任意角度布線有許多優(yōu)勢。首先,不使用線段間的角度可以節(jié)省PCB空間(多邊形所占的空間總是要大于內(nèi)切圓)。

傳統(tǒng)的自動布線器在緊鄰元件之間只能布3根線(見圖3中的左邊和中間)。而任意角度布線時的空間足以在相同路徑上布4根線而不違反設計規(guī)則檢查(DRC),見圖3右邊。

圖3

假設我們有一個正方式芯片,想把芯片引腳連接到另外兩列引腳(見圖4)。只使用90度夾角要占很大的面積(見圖4頂部)。

圖4

使用任意角度布線可以縮短芯片和其它引腳之間的距離(圖4中間),同時減小占用面積。在本例中,面積從30平方厘米縮小到了23平方厘米。

任意角度旋轉芯片還可以提供更好的效果。在本例中,面積從23平方厘米縮小到了10平方厘米(圖4底部)。圖5顯示了一塊真實的PCB。帶旋轉芯片功能的任意角度布線是這種電路板的唯一布線方法。這不僅是一個理論,也是得到實際應用的解決方案(有時是唯一可行的解決方案)。

圖5

圖6顯示了一個簡單PCB的例子。拓撲布線器結果如圖6a所示,而基于最佳形狀的自動布線器結果如圖6b所示。圖6c是實際pcb的照片?;谧罴研螤畹淖詣硬季€器無法完成這種電路板的布線,因為元件被旋轉成任意角度放置。你需要更多的面積,如果不旋轉元件,設備必須做得更大。

圖6

電磁干擾(EMI)

如果沒有并行導線段,版圖性能將得到很大的提升,因為并行導線段經(jīng)常是串擾的來源。隨著并行導線長度的增長,串擾等級將呈線性增加。當并行導線之間的間距增加時,串擾則呈二次方減小。讓我們把兩條并行的1mm長導線在間距為d時所產(chǎn)生的串擾等級設為e(見圖7)。

如果導線段之間有個夾角,那么當這個夾角增加時,串擾等級將下降。這時的串擾不取決于導線長度,僅受限于夾角值:

其中α代表導線段之間的夾角。

圖7

下面考慮三種導線布線方式。在圖8中的左邊(90度布局),由于并行線段而存在最大的導線長度和最大的電磁干擾值。在圖8的中間(45度布局),導線長度和電磁干擾值都減小了。在圖8的右邊(任意角度),導線長度最短,也沒有并行的導線段,因此干擾值可以忽略不計。

圖8:三種導線布線方式

因此任意角度布線有助于減小總的導線長度,并顯著減少電磁干擾。另外你應該還記得對信號延時的影響吧(導線方向不應該并行,并且不應該垂直于PCB玻璃纖維方向)。

靈活布線的優(yōu)勢

元件的人工和自動移動不會破壞靈活布線中的走線。布線器會自動計算導線的最佳形狀(考慮必要的安全間隙)。因此靈活布線可以極大地減少編輯拓撲所需的時間,很好地支持因為要滿足限制條件而做的多次重新布線。圖9a顯示的是一個PCB設計,移動過孔和分支點后的結果如圖9b所示。

圖9

在自動移動過程中,導線分支點和過孔被調(diào)整到最佳位置(如圖9c所示)。

在大多數(shù)計算機輔助設計(CAD)系統(tǒng)中,布線互連問題被簡化為在焊盤、禁布區(qū)和已布好的導線形成的迷宮中按順序尋找成對點之間的路徑問題。當找到一條路徑時,它就被固定下來,并成為迷宮的一部分。順序布線的缺點是布線結果可能與布線的順序有關。

當拓撲質量仍然離完美很遠時,在局部很小的區(qū)域將發(fā)生“被困住”的問題。但不管你重新布線哪根導線,都無法改善布線的質量。這是在使用順序優(yōu)化的所有CAD系統(tǒng)中都存在的很嚴重的問題。

這時應用打彎消除過程就很有用了。導線打彎是指某條網(wǎng)絡中的導線想要接入某個物體時必須圍著另一條網(wǎng)絡上的物體四周行走的現(xiàn)象。重新布線一條導線并不能糾正這種現(xiàn)象。

圖10a顯示了一個打彎的例子。一條點亮的紅色導線圍繞另一條網(wǎng)絡的一個引腳行走,一條未點亮的紅色導線接入這個引腳。圖10b顯示了自動處理結果。在第2種情況中(另一層上),一條點亮的綠色導線通過改變布線層得到了自動調(diào)整(重新布線)(從綠色層到紅色層)。

圖10

通過自動優(yōu)化導線形狀消除導線打彎(用線段近似弧線只是為了顯示沒有弧線的任何角度例子)。(頂部)原始設計,(底部)消除打彎后的設計。紅色打彎導線被高亮顯示,如圖10所示。

在Steiner樹中,所有連線都必須以線段方式連接到頂點(終點和新增點)。在每個新增頂點的頂部,三個線段必須匯聚在一起,終點的線段不得超過3個。集中到頂點的線段之間的夾角不得小于120度。構造具有這些充足條件性能的Steiner不是很困難,但沒有必要是最小的。圖11中的灰色Steiner樹不是最優(yōu)的,但黑色Steiner樹是最優(yōu)的。

圖11

在實際通信設計中,必須考慮到存在不同種類的障礙物。它們會限制使用兩種算法構造最小生成樹(圖12a)的能力和使用幾何方法構造Steiner樹(圖12b)的能力。圖中用灰色表示障礙物。

圖12

我們建議從任意一個終結頂點開始。如果有超過一個的相鄰終結頂點,你應該選擇一個允許你繼續(xù)使用第二個頂點的那個頂點。這是由角度決定的。

這里的主要機制是一種基于力的算法,它會計算作用在新增頂點上的力,并反復移動它們到一個平衡點(力的幅度和方向取決于鄰近分支點的導線)。如果接入某個頂點(終點或新增點)的一對線段之間的角度小于120度(圖13a和圖13b),可以再增加一個分支點(圖13b和圖13d),然后使用力學算法優(yōu)化頂點的位置(圖13c和圖13d)。最終結果如圖13e所示。

圖13

值得注意的是,只是按降序排序所有角度然后按這個順序增加新的頂點是行不通的,結果會更糟。在新加一個節(jié)點之后,你應該檢查由4個引腳組成的子網(wǎng)的最小性:

1.如果頂點增加到其它新增頂點的鄰近位置,要檢查最小的四引腳網(wǎng)絡(圖14a)。

2.如果四引腳網(wǎng)絡不是最小的,選擇一對“對角”(屬于四邊形對角線)終點或虛擬的終端節(jié)點(虛擬終端節(jié)點-導線彎曲)。

3.連接終點(虛擬終點)到最近的新增頂點的線段被連接終點(虛擬終點)到遠處的新增頂點的線段所代替(圖14b)。

4.使用力學算法優(yōu)化頂點的位置(圖14c)。

圖14

這種方法并不保證構建最小的網(wǎng)絡,但相比其它方法,它不用牧舉就能實現(xiàn)最小的網(wǎng)絡長度。它還考慮到了終點連接被禁止的區(qū)域,并且終端節(jié)點數(shù)量可以是任意的。

其它優(yōu)勢

任何角度靈活布線還有其它一些有趣的優(yōu)勢。例如,如果你能借助自動的實時導線形狀重新計算功能自動移動許多物體,你可以創(chuàng)建并行的蛇形線。這種布線方式能夠更好的利用空間,最大限度地減小反復次數(shù),并且允許靈活地使用容差(見圖15)。如果有兩條蛇形線相互交織在一起,自動布線器會減小其中一條或同時減小兩條的長度,具體取決于規(guī)則優(yōu)先級。

圖15

BGA元件的布線

下面考慮BGA元件的布線。在傳統(tǒng)的“從外圍到中心”方法中,到外圍的通道數(shù)量將隨著每個連續(xù)層而逐層減8(由于周長的減?。@?,具有784個引腳、尺寸為28x28mm的元件需要10層。在圖中有些層存在逃逸布線。圖16顯示了一個BGA的四分之一部分。

圖16

與此同時,當采用“從中心到外圍”的布線方法時,退出到外圍所要求的通道數(shù)量不會隨著層的改變而改變。這將極大地減少層的數(shù)量。對于尺寸為28x28mm的元件來說,7層就足夠了。對于尺寸更大的元件,還可以取得雙贏。圖17顯示了BGA的四分之一部分。

圖17

圖18顯示了一個BGA布線的例子。當采用“從中心到外圍”的布線方法時,我們可以完成所有網(wǎng)絡的布線(圖18b)。任意角度的拓撲式自動布線器就可以做到這一點。傳統(tǒng)的自動布線器則無法布線這個例子(圖18a)。

圖18

真實PCB例子

圖19顯示了一個真實PCB的例子,工程師將信號層數(shù)從6層減少到了4層(與規(guī)格相比)。另外,工程師只花了半天時間就完成了這塊PCB的布線。

圖19:一個真實pcb例子。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4315

    文章

    22941

    瀏覽量

    395607
  • 布線
    +關注

    關注

    9

    文章

    762

    瀏覽量

    84274

原文標題:實例詳解加速和改進PCB布線的方法

文章出處:【微信號:pcbems,微信公眾號:PCB商情】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    高速PCB布線實踐指南

    高整電路板在PCB布局時需要非常注意,稍不細心,就可能帶來電磁兼容以及干擾的問題。現(xiàn)在給大家介紹一些實用的布線指南。 印制電路板(PCB布線
    發(fā)表于 12-31 18:49 ?1w次閱讀
    高速<b class='flag-5'>PCB</b><b class='flag-5'>布線</b>實踐<b class='flag-5'>指南</b>

    高速PCB布線指南

    高速PCB布線指南
    發(fā)表于 08-20 15:59

    高速PCB布線實踐指南

    高速PCB布線實踐指南_(上)
    發(fā)表于 08-20 16:26

    高速PCB布線實踐指南

    高速PCB布線實踐指南
    發(fā)表于 06-12 21:52

    高速PCB布線實踐指南

    高速PCB布線實踐指南,只是理論知識,不是實際軟件操作
    發(fā)表于 12-11 16:59 ?0次下載

    高速PCB布線實踐指南

    高速PCB布線實踐指南,好東西,喜歡的朋友可以下載來學習。
    發(fā)表于 01-18 15:41 ?0次下載

    高速PCB布線實踐指南_(上冊)

    高速PCB布線實踐指南_(上冊),好東西,喜歡的朋友可以下載來學習。
    發(fā)表于 01-18 15:41 ?0次下載

    NXP微控制器BGA封裝的PCB布線指南

    NXP微控制器BGA封裝的PCB布線指南
    發(fā)表于 09-29 15:32 ?4次下載
    NXP微控制器BGA封裝的<b class='flag-5'>PCB</b><b class='flag-5'>布線</b><b class='flag-5'>指南</b>

    NXP微控制器的BGA封裝的PCB布線指南

    NXP微控制器的BGA封裝的PCB布線指南
    發(fā)表于 10-09 08:33 ?15次下載
    NXP微控制器的BGA封裝的<b class='flag-5'>PCB</b><b class='flag-5'>布線</b><b class='flag-5'>指南</b>

    探析加速改進PCB布線方法

    PCB布線方法在不斷進步,靈活的布線技術可以縮短導線長度,釋放更多的PCB空間。傳統(tǒng)PCB布線
    的頭像 發(fā)表于 12-19 15:32 ?3232次閱讀

    改進的高速印制電路板布線實踐指南

    新型改進的高速印制電路板(PCB布線實踐指南研討會將涵蓋高速PCB設計的輸入與輸出,以及簡單的實踐方法。研討會中介紹了各種關于
    的頭像 發(fā)表于 07-10 06:11 ?1974次閱讀

    高速PCB布線實踐指南-ADI.zip

    高速PCB布線實踐指南-ADI
    發(fā)表于 12-30 09:22 ?9次下載

    高效差分對布線指南:提高 PCB 布線速度

    高效差分對布線指南:提高 PCB 布線速度
    的頭像 發(fā)表于 11-29 16:00 ?3795次閱讀
    高效差分對<b class='flag-5'>布線</b><b class='flag-5'>指南</b>:提高 <b class='flag-5'>PCB</b> <b class='flag-5'>布線</b>速度

    C200/C210 PCB布線指南

    C200/C210 PCB布線指南
    的頭像 發(fā)表于 11-30 18:16 ?676次閱讀
    C200/C210 <b class='flag-5'>PCB</b><b class='flag-5'>布線</b><b class='flag-5'>指南</b>

    PCB的DDR4布線指南PCB的架構改進

    PCB的DDR4布線指南PCB的架構改進
    的頭像 發(fā)表于 12-07 15:15 ?2366次閱讀