如何降低PCB互連設計中RF效應

電路板系統(tǒng)的互連包括：芯片到電路板、PCB板內互連以及PCB與外部器件之間的三類互連。在RF設計中，互連點處的電磁特性是工程設計面臨的主要問題之一，本文介紹上述三類互連設計的各種技巧，內容涉及器件安裝方法、布線的隔離以及減少引線電感的措施等等。

目前有跡象表明，印刷電路板設計的頻率越來越高。隨著數(shù)據(jù)速率的不斷增長，數(shù)據(jù)傳送所要求的帶寬也促使信號頻率上限達到1GHz，甚至更高。這種高頻信號技術雖然遠遠超出毫米波技術范圍(30GHz)，但的確也涉及RF和低端微波技術。

RF工程設計方法必須能夠處理在較高頻段處通常會產(chǎn)生的較強電磁場效應。這些電磁場能在相鄰信號線或PCB線上感生信號，導致令人討厭的串擾(干擾及總噪聲)，并且會損害系統(tǒng)性能?；負p主要是由阻抗失配造成，對信號產(chǎn)生的影響如加性噪聲和干擾產(chǎn)生的影響一樣。

高回損有兩種負面效應：1.信號反射回信號源會增加系統(tǒng)噪聲，使接收機更加難以將噪聲和信號區(qū)分開來；2.任何反射信號基本上都會使信號質量降低，因為輸入信號的形狀出現(xiàn)了變化。

盡管由于數(shù)字系統(tǒng)只處理1和0信號并具有非常好的容錯性，但是高速脈沖上升時產(chǎn)生的諧波會導致頻率越高信號越弱。盡管前向糾錯技術可以消除一些負面效應，但是系統(tǒng)的部分帶寬用于傳輸冗余數(shù)據(jù)，從而導致系統(tǒng)性能的降低。一個較好的解決方案是讓RF效應有助于而非有損于信號的完整性。建議數(shù)字系統(tǒng)最高頻率處(通常是較差數(shù)據(jù)點)的回損總值為-25dB，相當于VSWR為1.1。

PCB設計的目標是更小、更快和成本更低。對于RFPCB而言，高速信號有時會限制PCB設計的小型化。目前，解決串擾問題的主要方法是進行接地層管理，在布線之間進行間隔和降低引線電感(studcapacitance)。降低回損的主要方法是進行阻抗匹配。此方法包括對絕緣材料的有效管理以及對有源信號線和地線進行隔離，尤其在狀態(tài)發(fā)生跳變的信號線和地之間更要進行間隔。

由于互連點是電路鏈上最為薄弱的環(huán)節(jié)，在RF設計中，互連點處的電磁性質是工程設計面臨的主要問題，要考察每個互連點并解決存在的問題。電路板系統(tǒng)的互連包括芯片到電路板、PCB板內互連以及PCB與外部裝置之間信號輸入/輸出等三類互連。