0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于3從1主的AXI4 Stream Switch使用

西西 ? 來(lái)源:f ? 2019-02-04 07:49 ? 次閱讀

第一點(diǎn)是IP的生成,官方的IP顯示應(yīng)該是有BUG,我的使用需求是3從1主做仲裁,然后在IP顯示圖中顯示了三組AXIs從接口,但是每個(gè)從接口是主接口的位寬的3倍,當(dāng)時(shí)看到這個(gè)一度覺(jué)得很奇怪,IP的手冊(cè)也沒(méi)有說(shuō)明接口的使用方法,后來(lái)看例化模板發(fā)現(xiàn)只有一組AXIS從接口,位寬是主接口的3倍,剛好符合我的實(shí)際設(shè)置情況。

基于3從1主的AXI4 Stream Switch使用

第二點(diǎn)是關(guān)于里面仲裁機(jī)制的細(xì)節(jié),就是無(wú)論選擇什么仲裁方式,對(duì)于接入這個(gè)AXIS從接口的信號(hào),從接口的S_TVALID一定要提前于S_TREADY拉高,這個(gè)是什么意思呢,意思是說(shuō),用戶接入從接口的邏輯,不能等到S_TREADY拉高,才把S_TVALID的握手機(jī)制,必須先讓S_TVALID拉高告訴IP這個(gè)從接口有數(shù)據(jù)請(qǐng)求,當(dāng)IP剛好仲裁到該從接口的時(shí)候,才會(huì)拉高S_TREADY接通到M_TREADY,所以某個(gè)從接口有數(shù)據(jù)請(qǐng)求的話不提前拉高S_TVALID的話,對(duì)應(yīng)從接口的S_TREADY將不會(huì)選通連接到M_TREADY。由此可以推斷,該IP的仲裁切換,是根據(jù)該從接口通道有沒(méi)有數(shù)據(jù)請(qǐng)求來(lái)決定是否選通主接口與該從接口通道。這個(gè)和我平時(shí)寫(xiě)的類似于DDR多通道讀寫(xiě)的仲裁機(jī)制有所不同,我之前是先選通該通道,然后判斷該通道有沒(méi)有數(shù)據(jù)請(qǐng)求,沒(méi)有則重新仲裁跳轉(zhuǎn)到其他通道,這個(gè)IP的仲裁機(jī)制是先判斷該從接口通道有沒(méi)有數(shù)據(jù)請(qǐng)求,沒(méi)有的話就不選通直接重新仲裁跳轉(zhuǎn)到其他通道。

基于3從1主的AXI4 Stream Switch使用


序如下:

第三點(diǎn)是suppress信號(hào),是抑制某個(gè)通道與主接口通道選通的控制位,如果置1,對(duì)應(yīng)的從接口將會(huì)不與主接口通道選通。

以上的一些使用說(shuō)明是基于3從1主的總線總裁使用心得,其他情況讀者請(qǐng)自行分析。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Switch
    +關(guān)注

    關(guān)注

    1

    文章

    532

    瀏覽量

    57928
  • Stream
    +關(guān)注

    關(guān)注

    0

    文章

    20

    瀏覽量

    7949
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Zynq中AXI4-Lite和AXI-Stream功能介紹

    。AXI4-Lite接口的特性如下: 1) 突發(fā)長(zhǎng)度為1。 2) 所有訪問(wèn)數(shù)據(jù)的寬度和數(shù)據(jù)總線寬度相同。 3) 支持?jǐn)?shù)據(jù)總線寬度為32位或64位。
    的頭像 發(fā)表于 09-27 11:33 ?8618次閱讀
    Zynq中<b class='flag-5'>AXI4</b>-Lite和<b class='flag-5'>AXI-Stream</b>功能介紹

    如何使用AXI VIP在AXI4(Full)接口中執(zhí)行驗(yàn)證和查找錯(cuò)誤

    AXI 基礎(chǔ)第 2 講 一文中,曾提到賽靈思 Verification IP (AXI VIP) 可用作為 AXI 協(xié)議檢查工具。在本次第4講中,我們將來(lái)了解下如何使用它在
    發(fā)表于 07-08 09:31 ?2593次閱讀

    是否可以使用AXI4流以某種方式收發(fā)器中提取輸入數(shù)據(jù)

    大家好。我目前正在使用GTH收發(fā)器實(shí)現(xiàn)更復(fù)雜的設(shè)計(jì),這些收發(fā)器工作在2.8 GHz(5.6GB),我想知道我是否可以使用AXI4流以某種方式收發(fā)器中提取輸入數(shù)據(jù)。有沒(méi)有辦法將數(shù)據(jù)寫(xiě)入內(nèi)存并
    發(fā)表于 05-05 13:14

    AXI-stream數(shù)據(jù)傳輸過(guò)程

      AXI4-StreamAXI4的區(qū)別在于AXI4-Stream沒(méi)有ADDR接口,這樣就不涉及讀寫(xiě)數(shù)據(jù)的概念了,只有簡(jiǎn)單的發(fā)送與接收說(shuō)法,減少了延時(shí),允許無(wú)限制的數(shù)據(jù)突發(fā)傳輸規(guī)模
    發(fā)表于 01-08 16:52

    ARM CoreLink AXI4至AHB Lite XHB-400橋接技術(shù)參考手冊(cè)

    XHB將AXI4協(xié)議轉(zhuǎn)換為AHB-Lite協(xié)議,并具有AXI4接口和AHB-Lite接口。有關(guān)AXI4事務(wù)如何通過(guò)XHB橋接到AHB-L
    發(fā)表于 08-02 06:51

    AXI4接口協(xié)議的基礎(chǔ)知識(shí)

    AXI-4 Memory Mapped也被稱之為AXI-4 Full,它是AXI4接口協(xié)議的基礎(chǔ),其他AXI4接口是該接口的變形??傮w而言,AXI-
    的頭像 發(fā)表于 09-23 11:20 ?5874次閱讀
    <b class='flag-5'>AXI4</b>接口協(xié)議的基礎(chǔ)知識(shí)

    一文詳解ZYNQ中的DMA與AXI4總線

    在ZYNQ中,支持AXI-Lite,AXI4AXI-Stream三種總線,但PS與PL之間的接口卻只支持前兩種,AXI-Stream只能在PL中實(shí)現(xiàn),不能直接和PS相連,必須通過(guò)
    的頭像 發(fā)表于 09-24 09:50 ?4984次閱讀
    一文詳解ZYNQ中的DMA與<b class='flag-5'>AXI4</b>總線

    ZYNQ中DMA與AXI4總線

    AXI-Lite或AXI4轉(zhuǎn)接。PS與PL之間的物理接口有9個(gè),包括4個(gè)AXI-GP接口和4個(gè)AXI
    的頭像 發(fā)表于 11-02 11:27 ?4185次閱讀
    ZYNQ中DMA與<b class='flag-5'>AXI4</b>總線

    AXI-Stream代碼

    AXI-Stream代碼詳解 AXI4-StreamAXI4的區(qū)別在于AXI4-Stream沒(méi)有ADDR接口,這樣就不涉及讀寫(xiě)數(shù)據(jù)的概念了,只有簡(jiǎn)單的發(fā)送與接收說(shuō)法,減少了延時(shí),允許
    的頭像 發(fā)表于 11-05 17:40 ?3364次閱讀
    <b class='flag-5'>AXI-Stream</b>代碼

    關(guān)于AXI4-Stream協(xié)議總結(jié)分享

    XI4-StreamAXI4的區(qū)別就是AXI4-Stream去除了地址線,這樣就不涉及讀寫(xiě)數(shù)據(jù)的概念了,只有簡(jiǎn)單的發(fā)送與接收說(shuō)法,減少了延時(shí)。由于AXI4-Stream協(xié)議(amba
    的頭像 發(fā)表于 06-23 10:08 ?2161次閱讀

    AXI4 、 AXI4-Lite 、AXI4-Stream接口

    AXI4 是一種高性能memory-mapped總線,AXI4-Lite是一只簡(jiǎn)單的、低通量的memory-mapped 總線,而 AXI4-Stream 可以傳輸高速數(shù)據(jù)流。字面意
    的頭像 發(fā)表于 07-04 09:40 ?7827次閱讀

    使用AXI4總線實(shí)現(xiàn)視頻輸入輸出

    Xilinx vivado下通常的視頻流設(shè)計(jì),都采用Vid In to axi4 stream --> VDMA write --> MM --> VDMA read -->
    的頭像 發(fā)表于 10-11 14:26 ?5370次閱讀

    AXI3AXI4寫(xiě)響應(yīng)的依賴區(qū)別?

    上面兩圖的區(qū)別是相比AXI3,AXI4協(xié)議需要確認(rèn)AWVALID、AWREADY握手完成才能回復(fù)BVALID。為什么呢?
    的頭像 發(fā)表于 03-30 09:59 ?930次閱讀

    FPGA AXI4協(xié)議學(xué)習(xí)筆記(二)

    上文FPGA IP之AXI4協(xié)議1_協(xié)議構(gòu)架對(duì)協(xié)議框架進(jìn)行了說(shuō)明,本文對(duì)AXI4接口的信號(hào)進(jìn)行說(shuō)明。
    的頭像 發(fā)表于 05-24 15:05 ?1252次閱讀
    FPGA <b class='flag-5'>AXI4</b>協(xié)議學(xué)習(xí)筆記(二)

    Xilinx FPGA AXI4總線(一)介紹【AXI4】【AXI4-Lite】【AXI-Stream

    FPGA 應(yīng)用角度看看 AMBA 總線中的 AXI4 總線。
    發(fā)表于 06-21 15:21 ?2144次閱讀
    Xilinx FPGA <b class='flag-5'>AXI4</b>總線(一)介紹【<b class='flag-5'>AXI4</b>】【<b class='flag-5'>AXI4</b>-Lite】【<b class='flag-5'>AXI-Stream</b>】