依靠軟件定義的無線電實現(xiàn)RF收發(fā)器發(fā)送和接收功能

令人驚訝的，有時令人眼花繚亂的可用無線標(biāo)準(zhǔn)陣列，具有不同的頻率，帶寬，協(xié)議和格式，為用戶提供了前所未有的連接和訪問。然而，它還意味著無線系統(tǒng)的工程師在設(shè)計或調(diào)查問題，性能和選項時面臨嚴(yán)峻的挑戰(zhàn)。

解決方案似乎顯而易見：最小化專用硬件的使用，而是依賴于軟件定義的無線電（SDR）實現(xiàn)和管理盡可能多的發(fā)送和接收功能。今天的高性能，低功耗處理器（包括FPGA）及其高速執(zhí)行復(fù)雜算法的能力使這種實時實現(xiàn)變得切實可行。但是，這種解決方案存在現(xiàn)實障礙：難以實現(xiàn)為接收器和發(fā)射器信號路徑設(shè)計寬帶模擬電路。結(jié)果，大多數(shù)寬帶SDR使用一組重疊的并行模擬信道，每個信道針對整個頻帶的特定片段進(jìn)行優(yōu)化，并且?guī)捙c每個片段中感興趣的信號匹配。雖然這種方法在技術(shù)上是有效的，但它需要相當(dāng)大的硬件，PC板空間，功率，當(dāng)然還有成本。

這是Epiq Solutions（Schaumburg，IL 60173）在開發(fā)最新SDR時面臨的兩難境地單元，Maveriq?多通道可重配置RF收發(fā)器，（圖1）高級平臺，結(jié)合了多個RF收發(fā)器，用于數(shù)據(jù)記錄的內(nèi)置固態(tài)驅(qū)動器（SSD），運(yùn)行Linux的板載Intel x86 CPU以及用于千兆以太網(wǎng)接口的千兆以太網(wǎng)接口高速數(shù)據(jù)訪問。作為針對任務(wù)關(guān)鍵型應(yīng)用的最先進(jìn)的可重新配置無線電系統(tǒng)的設(shè)計者和構(gòu)建者，他們的目標(biāo)是為現(xiàn)有的Matchstiq?SDR提供更強(qiáng)大的多通道版本。

圖1：Epiq Solutions的Maveriq?多通道可重配置RF收發(fā)器在小型封裝中提供顯著的SDR功能，覆蓋100 MHz至6 GHz的調(diào)諧范圍。

盡管Maveriq具有先進(jìn)的功能和特性，但它是一個便攜式低功耗平臺;而以前的解決方案需要大而笨重的硬件配置。結(jié)合可立即運(yùn)行的專業(yè)軟件應(yīng)用程序庫，Maveriq可立即用于解決具有挑戰(zhàn)性的信號處理要求。這些包括掃描和解碼來自基站和移動電話的蜂窩無線電信號;將寬帶RF記錄到其內(nèi)部硬盤（SSD）以及RF回放;實現(xiàn)2×2 MIMO（多輸入，多輸出）波形。

IC實現(xiàn)了新的設(shè)計方法

Epiq的工程師能夠?qū)⑦@么多性能集成到小型低功耗單元中新型IC，ADI公司的AD9361 RF Agile收發(fā)器，專為SDR應(yīng)用而量身定制。據(jù)Epiq首席執(zhí)行官兼系統(tǒng)架構(gòu)師John Orlando稱，“AD9361提供了支持我們下一代SDR平臺所需的RF靈活性和集成?！庇^看AD9361射頻收發(fā)器和支持生態(tài)系統(tǒng)視頻，該視頻簡要介紹了該產(chǎn)品。

這款10 mm×10 mm芯片級器件具有雙獨(dú)立通道（圖2），具有200 kHz至56 MHz的用戶可調(diào)帶寬和12位A/D和D/A轉(zhuǎn)換器，工作速率高達(dá)61.44 MSPS，以及構(gòu)建跨越70 MHz至6 GHz的信號鏈所需的其他特性和性能。用戶可以“動態(tài)”調(diào)整關(guān)鍵操作參數(shù)，以便與應(yīng)用要求進(jìn)行最佳匹配。使用該組件減少了整個模擬前端（AFE）的總體占用空間，同時保持了1 W區(qū)域設(shè)計的部分功耗，這對于保持產(chǎn)品功率預(yù)算至關(guān)重要。

圖2：ADI公司的AD9361 RF Agile收發(fā)器IC集成了2 x 2模擬信號鏈所需的眾多RF功能，同時允許用戶編程;從而大大減小了電路板空間，功耗和成本。

整個Maveriq單元（圖3）通過一對AD9361支持2×2 MIMO或4通道接收器配置，RF調(diào)諧范圍從100 MHz到6 GHz，1 kHz步長和2 ms調(diào)諧時間。它包括一個具有1 PPS性能的集成GPS接收器，高達(dá)1 TB的內(nèi)置固態(tài)硬盤（SSD），支持100 + MB/s（持續(xù)）的數(shù)據(jù)記錄，以及用于連接外部系統(tǒng)的千兆以太網(wǎng)。

圖3：Maveriq單元包括RF，基帶，處理，存儲和連接功能，比這個基本框圖可以顯示更詳細(xì)和更復(fù)雜。

處理功能以a為中心運(yùn)行Linux的雙核Intel x86 CPU，以及用于信號處理任務(wù)的FPGA，以及運(yùn)行時可加載/可執(zhí)行軟件應(yīng)用程序，所有這些都由用于自定義應(yīng)用程序的可用軟件開發(fā)工具包（SDK）提供支持。整個單元僅為9.1“×6.6”×1.7“（23×16.7×4.3 cm），重量為1.9 lbs（0.9 kg），功耗為15 W（取決于FPGA和I/O使用情況）。當(dāng)然沒有合適的射頻性能，處理能力不足。接收器的典型噪聲系數(shù)小于8 dB，典型IIP3為-10 dBm。發(fā)送端性能參數(shù)（如帶寬，調(diào)諧和速度）補(bǔ)充了接收端數(shù)量，以及+5 dBm的輸出功率。雖然AD9361 IC是此設(shè)計的關(guān)鍵推動因素，但總是在地平線。某些應(yīng)用要求將RF性能擴(kuò)展至20 MHz及以下范圍，這超出了AD9361的范圍。

此外，選擇能夠工作低至20 MHz的RF組件（如低噪聲放大器（LNA））也是一項挑戰(zhàn)，尤其是對于尺寸和功率受限的設(shè)計。認(rèn)為低功耗處理的進(jìn)步加上大量存儲器的可用性以及高速數(shù)字I/O和連接（均由摩爾定律驅(qū)動）對于可行的小型高性能SDR來說足夠簡單。實際情況是，接收和發(fā)送路徑的前端通道同樣重要，并且結(jié)合模擬處理，濾波和轉(zhuǎn)換的RF IC的開發(fā)不僅可以最大限度地減少算法負(fù)擔(dān)，而且可以實現(xiàn)大部分實際的SDR性能。