電路設(shè)計(jì)模擬器EDA工具的種類與選擇

EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來的計(jì)算機(jī)軟件系統(tǒng)，是指以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的 最新成果，進(jìn)行電子產(chǎn)品的自動(dòng)設(shè)計(jì)。利用EDA工具，可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個(gè)過程在計(jì)算機(jī)上自動(dòng)處理完成。

EDA常用軟件EDA 工具層出不窮，目前進(jìn)入我國(guó)并具有廣泛影響的EDA軟件有：EWB、PSPICE、OrCAD、PCAD、Protel、ViewLogic、 Mentor、Graphics、Synopsys、LSIlogic、Cadence、MicroSim等等。按主要功能或主要應(yīng)用場(chǎng)合，可分為電路設(shè) 計(jì)與仿真工具、PCB設(shè)計(jì)軟件、IC設(shè)計(jì)軟件、PLD設(shè)計(jì)工具及其它EDA軟件。電子電路設(shè)計(jì)與仿真工具電子電路設(shè)計(jì)與仿真工具包括SPICE/PSPICE;EWB;Matlab;SystemView;MMICAD等。

下面簡(jiǎn)單介紹前三個(gè)軟件。

（1）SPICE：

由美國(guó)加州大學(xué)推出的電路分析仿真軟件，現(xiàn)在用得較多的是PSPICE6.2，在同類產(chǎn)品中是功能最為強(qiáng)大的模擬和數(shù)字電路混合仿真 EDA軟件，它可以進(jìn)行各種各樣的電路仿真、激勵(lì)建立、溫度與噪聲分析、模擬控制、波形輸出、數(shù)據(jù)輸出、并在同一窗口內(nèi)同時(shí)顯示模擬與數(shù)字的仿真結(jié)果。無 論對(duì)哪種器件哪些電路進(jìn)行仿真，都可以得到精確的仿真結(jié)果，并可以自行建立元器件及元器件庫。

（2）EWB軟件：

20世紀(jì)90年代初推出 的電路仿真軟件。相對(duì)于其它EDA軟件，它是較小巧的軟件（只有16M）。但它對(duì)模數(shù)電路的混合仿真功能卻十分強(qiáng)大，幾乎100%地仿真出真實(shí)電路的結(jié) 果，并且它在桌面上提供了萬用表、示波器、信號(hào)發(fā)生器、掃頻儀、邏輯分析儀、數(shù)字信號(hào)發(fā)生器、邏輯轉(zhuǎn)換器和電壓表、電流表等儀器儀表。它的界面直觀，易學(xué) 易用。它的很多功能模仿了SPICE的設(shè)計(jì)，但分析功能比PSPICE稍少一些。

（3）文字MATLAB產(chǎn)品族它們的一大特性是有眾多的面向具體應(yīng)用的工具箱和仿真塊，包含了完整的函數(shù)集用來對(duì)圖像信號(hào)處理、控制系統(tǒng)設(shè)計(jì)、神經(jīng)網(wǎng)絡(luò)等特殊應(yīng)用進(jìn)行分析和設(shè)計(jì)。它具有數(shù)據(jù)采集、報(bào)告生成和MATLAB語言編程產(chǎn)生獨(dú)立C/C++代碼等功能。PCB設(shè)計(jì)軟件PCB（Printed—Circuit Board）設(shè)計(jì)軟件種類很多，如Protel;OrCAD;Viewlogic;PowerPCB; Cadence PSD;MentorGraphices的Expedition PCB;Zuken CadStart;Winboard/Windraft/Ivex-SPICE;PCB Studio; TANGO等等。其中Protel是個(gè)完整的全方位電路設(shè)計(jì)系統(tǒng)，包含了電原理圖繪制、模擬電路與數(shù)字電路混合信號(hào)仿真、多層印刷電路板設(shè)計(jì)（包含印刷電 路板自動(dòng)布局布線），可編程邏輯器件設(shè)計(jì)、圖表生成、電路表格生成、支持宏操作等功能，并具有Client/Server（客戶/服務(wù)器體系結(jié)構(gòu)，同時(shí)還 兼容一些其它設(shè)計(jì)軟件的文件格式，如ORCAD、PSPICE、EXCEL等。

IC設(shè)計(jì)軟件IC設(shè)計(jì)工具很多，其中按市場(chǎng)所占份額排行為Cadence、Mentor Graphics和Synopsys。

（1） 設(shè)計(jì)輸入工具：

像Cadence的composer，viewlogic的viewdraw，硬件描述語言VHDL、Verilog HDL是主要設(shè)計(jì)語言，許多設(shè)計(jì)輸入工具都支持HDL。另外像Active—HDL和其它的設(shè)計(jì)輸入方法，包括原理和狀態(tài)機(jī)輸入方法，設(shè)計(jì) FPGA/CPLD的工具大都可作為IC設(shè)計(jì)的輸入手段，如Xilinx、Altera等公司提供的開發(fā)工具，Modelsim FPGA等。

（2） 設(shè)計(jì)仿真工作：

EDA工具的一個(gè)最大好處是可以驗(yàn)證設(shè)計(jì)是否正確，幾乎每個(gè)公司的EDA 產(chǎn)品都有仿真工具。Verilog—XL、NC—verilog用于Verilog仿真，Leapfrog 用于VHDL仿真，Analog Artist用于模擬電路仿真。Viewlogic的仿真器有：viewsim門級(jí)電路仿真器，speedwaveVHDL仿真器，VCS— verilog仿真器。Mentor Graphics有其子公司Model Tech 出品的VHDL和Verilog雙仿真器：Model Sim。Cadence、Synopsys用的是VSS（VHDL仿真器）。現(xiàn)在的趨勢(shì)是各大EDA公司都逐漸用HDL仿真器作為電路驗(yàn)證的工具。

（3）綜合工具

綜 合工具可以把HDL變成門級(jí)網(wǎng)表。這方面Synopsys工具占有較大的優(yōu)勢(shì)，它的Design Compile是作綜合的工業(yè)標(biāo)準(zhǔn)，它還有另外一個(gè)產(chǎn)品叫Behavior Compiler，可以提供更高級(jí)的綜合。另外最近美國(guó)又出了一家軟件叫Ambit，說是比Synopsys的軟件更有效，可以綜合50萬門的電路，速度 更快。今年初Ambit被Cadence公司收購，為此Cadence放棄了它原來的綜合軟件Synergy。隨著FPGA設(shè)計(jì)的規(guī)模越來越大，各EDA 公司又開發(fā)了用于FPGA設(shè)計(jì)的綜合軟件，比較有名的有：Synopsys的FPGA Express，Cadence的Synplity，Mentor的Leonardo，這三家的FPGA綜合軟件占了市場(chǎng)的絕大部分。

（4）布局和布線

在 IC設(shè)計(jì)的布局布線工具中，Cadence軟件是比較強(qiáng)的，它有很多產(chǎn)品，用于標(biāo)準(zhǔn)單元、門陣列已可實(shí)現(xiàn)交互布線。最有名的是Cadence spectra，它原來是用于PCB布線的，后來Cadence把它用來作IC的布線。其主要工具有：Cell3，Silicon Ensemble—標(biāo)準(zhǔn)單元布線器;Gate Ensemble—門陣列布線器;Design Planner—布局工具。其它各EDA軟件開發(fā)公司也提供各自的布局布線工具。

（5）物理驗(yàn)證工具

物理驗(yàn)證工具包括版圖設(shè)計(jì)工具、版圖驗(yàn)證工具、版圖提取工具等等。這方面Cadence也是很強(qiáng)的，其Dracula、Virtuso、Vampire等物理工具有很多的使用者。

（6）模擬電路仿真器

前 面講的仿真器主要是針對(duì)數(shù)字電路的，對(duì)于模擬電路的仿真工具，普遍使用SPICE，這是唯一的選擇。只不過是選擇不同公司的 SPICE，像MiceoSim的PSPICE、Meta Soft的HSPICE等等。HSPICE現(xiàn)在被Avanti公司收購了。在眾多的SPICE中，最好最準(zhǔn)的當(dāng)數(shù)HSPICE，作為IC設(shè)計(jì)，它的模型最 多，仿真的精度也最高。PLD設(shè)計(jì)工具PLD（Programmable Logic Device）是一種由用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。

目前主要有兩大類型：

CPLD（Complex PLD）和FPGA（Field Programmable Gate Array）。它們的基本設(shè)計(jì)方法是借助于EDA軟件，用原理圖、狀態(tài)機(jī)、布爾表達(dá)式、硬件描述語言等方法，生成相應(yīng)的目標(biāo)文件，最后用編程器或下載電 纜，由目標(biāo)器件實(shí)現(xiàn)。生產(chǎn)PLD的廠家很多，但最有代表性的PLD廠家為ALTERA、Xilinx和Lattice公司。PLD的開發(fā)工具一般由器件生產(chǎn)廠家提供，但隨著器件規(guī)模的不斷增加，軟件的復(fù)雜性也隨之提高，目前由專門的軟件公司與器件生產(chǎn)廠家合作，推出功能強(qiáng)大的設(shè)計(jì)軟件。PLD（可 編程邏輯器件）是一種可以完全替代74系列及GAL、PLA的新型電路，只要有數(shù)字電路基礎(chǔ)，會(huì)使用計(jì)算機(jī)，就可以進(jìn)行PLD的開發(fā)。 PLD的在線編程能力和強(qiáng)大的開發(fā)軟件，使工程師可以在幾天，甚至幾分鐘內(nèi)就可完成以往幾周才能完成的工作，并可將數(shù)百萬門的復(fù)雜設(shè)計(jì)集成在一顆芯片內(nèi)。

PLD技術(shù)在發(fā)達(dá)國(guó)家已成為電子工程師必備的技術(shù)。

PLD生產(chǎn)及開發(fā)工具：

（1）ALTERA 20世紀(jì)90年代以后發(fā)展很快。主要產(chǎn)品有：MAX3000/7000、FELX6K/10K、APEX20K、ACEX1K、Stratix等。其開發(fā) 工具—MAX+PLUS II是較成功的PLD開發(fā)平臺(tái)，最新又推出了Quartus II開發(fā)軟件。Altera公司提供較多形式的設(shè)計(jì)輸入手段，綁定第三方VHDL綜合工具，如：綜合軟件FPGA Express、Leonard Spectrum，仿真軟件ModelSim。

（2）ILINX FPGA的發(fā)明者。產(chǎn)品種類較全，主要有;XC9500/4000、Coolrunner（XPLA3）、Spartan、Vertex等系列，其最大的 Vertex—II Pro器件已達(dá)到800萬門。開發(fā)軟件為Foundation和ISE。通常來說，在歐洲用Xilinx的人多，在***和亞太地區(qū)用ALTERA的人 多，在美國(guó)則是平分秋色。全球PLD/FPGA產(chǎn)品60%以上是由Altera和Xilinx提供的?？梢灾vAltera和Xilinx共同決定了PLD 技術(shù)的發(fā)展方向。

（3）Lattice—Vantis Lattice是ISP（In—System Programmability）技術(shù)的發(fā)明者，ISP技術(shù)極大地促進(jìn)了PLD產(chǎn)品的發(fā)展，與ALTERA和XILINX相比，其開發(fā)工具比Altera 和Xilinx略遜一籌。中小規(guī)模PLD比較有特色，大規(guī)模PLD的競(jìng)爭(zhēng)力還不夠強(qiáng)（Lattice沒有基于查找表技術(shù)的大規(guī)模FPGA），1999年推 出可編程模擬器件，1999年收購Vantis（原AMD子公司），成為第三大可編程邏輯器件供應(yīng)商。2001年12月收購Agere公司（原 Lucent微電子部）的FPGA部門。主要產(chǎn)品有ispLSI2000/5000/8000，MACH4/5。

（4）ACTEL 反熔絲（一次性燒寫）PLD的領(lǐng)導(dǎo)得，由于反熔絲PLD抗輻射、耐高低溫、功耗低、速度快，所以在軍品和宇航級(jí)上有較大優(yōu)勢(shì)。ALTERA和XILINX則一般不涉足軍品和宇航級(jí)市場(chǎng)。

（5）Quicklogic專業(yè)PLD/FPGA公司，以一次性反熔絲工藝為主，在中國(guó)地區(qū)銷售量不大。

（6）Lucent 主要特點(diǎn)是有不少用于通訊領(lǐng)域的專用IP核，但PLD/FPGA不是Lucent的主要業(yè)務(wù)，在中國(guó)地區(qū)使用的人很少。

（7）ATMEL 中小規(guī)模PLD做得不錯(cuò)。ATMEL也做了一些與Altera和Xilinx兼容的片子，但在品質(zhì)上與原廠家還是有一些差距，在高可*性產(chǎn)品中使用較少，多用在低端產(chǎn)品上。

（8）Clear Logic 生產(chǎn)與一些著名PLD/FPGA大公司兼容的芯片，這種芯片可將用戶的設(shè)計(jì)一次性固化，不可編程，批量生產(chǎn)時(shí)的成本較低。

（9）WSI 生產(chǎn)PSD（單片機(jī)可編程外圍芯片）產(chǎn)品。這是一種特殊的PLD，如最新的PSD8xx、PSD9xx集成了PLD、EPROM、Flash，并支持ISP（在線編程），集成度高，主要用于配合單片機(jī)工作。

其它EDA軟件

（1）VHDL 語言超高速集成電路硬件描述語言（VHSIC Hardware DeseriptionLanguagt，簡(jiǎn)稱VHDL），是IEEE的一項(xiàng)標(biāo)準(zhǔn)設(shè)計(jì)語言。它源于美國(guó)國(guó)防部提出的超高速集成電路（Very High Speed Integrated Circuit，簡(jiǎn)稱VHSIC）計(jì)劃，是ASIC設(shè)計(jì)和PLD設(shè)計(jì)的一種主要輸入工具。

（2）Veriolg HDL 是Verilog公司推出的硬件描述語言，在ASIC設(shè)計(jì)方面與VHDL語言平分秋色。

（3）其它EDA軟件如專門用于微波電路設(shè)計(jì)和電力載波工具、PCB制作和工藝流程控制等領(lǐng)域的工具，在此就不作介紹了。saber軟件簡(jiǎn)介，我主要應(yīng)用于開關(guān)電源的仿真。Saber 是混合信號(hào)、混合技術(shù)設(shè)計(jì)與驗(yàn)證工具，在電力電子、數(shù)?；旌戏抡妗?a target="_blank">汽車電子及機(jī)電一體化領(lǐng)域得到廣泛應(yīng)用。Saber軟件在技術(shù)、理論及新產(chǎn)品開發(fā)方面保 持明顯優(yōu)勢(shì)，其大量的器件模型、先進(jìn)的仿真技術(shù)和精確的建模工具為客戶提供了全面的系統(tǒng)解決方案，在并在技術(shù)方面不斷地完善創(chuàng)新。Saber 的建模工具運(yùn)用廣泛，有可用于電源、機(jī)電、磁、熱、負(fù)載等各種建模工具。

Saber也有獨(dú)特的設(shè)計(jì)與驗(yàn)證方法：

“自頂向下”（Top- Down Design）設(shè)計(jì)與“自下而上”（Bottom-Up）仿真驗(yàn)證方法。

在作了建模方法演示、混合技術(shù)設(shè)計(jì)方法演示、線纜設(shè)計(jì)（從電氣設(shè)計(jì)到線纜生產(chǎn)）流 程演示后，Johnson演示了單故障模式仿真調(diào)試;關(guān)鍵參數(shù)與非關(guān)鍵參數(shù)的多故障模式仿真調(diào)試，顯示了Saber仿真器Testify的強(qiáng)大功能。Saber的典型案例是航空器領(lǐng)域的系統(tǒng)設(shè)計(jì)，其整個(gè)設(shè)計(jì)過程包含了機(jī)械技術(shù)、電子技術(shù)、液壓技術(shù)、燃油系統(tǒng)、娛樂系統(tǒng)、雷達(dá)無線技術(shù)等復(fù)雜的混合技術(shù)設(shè)計(jì)與仿真。從航空器、輪船、汽車到消費(fèi)電子、電源設(shè)計(jì)都可以通過Saber來完成。在開關(guān)電源設(shè)計(jì)中，如果有變壓器，saber仿真是最好的，變壓器模型比較全。saber仿真現(xiàn)在主要問題就是沒有教材。不方便學(xué)習(xí)。saber仿真現(xiàn)在主要問題就是沒有教材。不方便學(xué)習(xí)。