PCB設(shè)計(jì)之如何去耦
局部的高頻濾波器可以優(yōu)化小小效果，去耦電容可以減小回路電感
SOIC的去耦
經(jīng)驗(yàn)法則
–Via resistance ≈ 1mΩ, Via inductance ≈1nH
LQFP/LFCSP去耦
不同的去耦電容阻抗VS頻率
并聯(lián)電容可以在一個(gè)較寬的頻帶內(nèi)降低阻抗
小的去耦電容盡可能靠近電源引腳
為什么每個(gè)電源引腳都需要去耦
去耦電容總結(jié)
旁路電容離電容引腳盡可能的近
SMT磁珠對(duì)于降低Ripple非常有效
高頻時(shí)需要地平面
最小化寄生參數(shù)
使用穩(wěn)定高效的器件
較少的漂移和較低的ESR
完全精確的分析是比較困難的
為了優(yōu)化結(jié)果可以使用一引起模型分析
使用一組并聯(lián)的電容來去除較寬頻帶內(nèi)的噪聲
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
電容
+關(guān)注
關(guān)注
99文章
5960瀏覽量
149812 -
去耦電容
+關(guān)注
關(guān)注
11文章
315瀏覽量
22295
原文標(biāo)題：優(yōu)秀PCB設(shè)計(jì)之去耦
文章出處：【微信號(hào)：QCDZYJ，微信公眾號(hào)：汽車電子工程知識(shí)體系】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
詳解去耦電容：去耦電容的PCB布局布線
從電源上看，沒有去耦電容的時(shí)候如左側(cè)的波形，加上了去耦電容之后變成了右側(cè)的樣子，供電電壓的波形變得干凈了，我們稱該電容的作用是去掉了耦和在干
PCB設(shè)計(jì)之電容
1.PCB設(shè)計(jì)之電容的結(jié)構(gòu)和特性給導(dǎo)體加電位，導(dǎo)體就帶上電荷。但對(duì)于相同的電位，導(dǎo)體容納電荷的數(shù)量卻因它本身結(jié)構(gòu)的不同而不同。導(dǎo)體能夠容納電荷的能力稱為PCB設(shè)計(jì)之電容。 通常，某導(dǎo)體
發(fā)表于 08-13 10:49
高速PCB電源去耦設(shè)計(jì)指南
工程師們?cè)谠O(shè)計(jì)PCB電源分配系統(tǒng)的時(shí)候，首先把整個(gè)設(shè)計(jì)分成四個(gè)部分：電源(電池、轉(zhuǎn)換器或者整流器)、PCB、電路板去耦電容和芯片去
發(fā)表于 10-16 12:49
?700次閱讀
高速PCB設(shè)計(jì)指南之八
高速PCB設(shè)計(jì)指南之八
第一篇 掌握IC封裝的特性以達(dá)到最佳EMI抑制性能
將去耦電容直接放在IC封裝內(nèi)可以
發(fā)表于 11-11 15:07
?507次閱讀
優(yōu)秀的高速PCB設(shè)計(jì)之去耦電容
需要考慮工作頻率，I/O的開關(guān)數(shù)量，每個(gè)Pin腳的容性負(fù)載，走線的特征阻抗， 結(jié)點(diǎn)的溫度，芯片內(nèi)部的運(yùn)算。
什么是PCB中的板級(jí)去耦呢
一，什么是PCB中的板級(jí)去耦呢？
板級(jí)去耦其實(shí)就是電源平面和地平面之間形成的等效電容，這些等效電容起到了
什么是PCB中的板級(jí)去耦
一，什么是PCB中的板級(jí)去耦呢？
板級(jí)去耦其實(shí)就是電源平面和地平面之間形成的等效電容，這些等效電容起到了
PCB的板級(jí)去耦設(shè)計(jì)方法和實(shí)例講解
一，什么是PCB中的板級(jí)去耦呢？
板級(jí)去耦其實(shí)就是電源平面和地平面之間形成的等效電容，這些等效電容起到了
發(fā)表于 02-19 06:38
?14次下載
PCB的板級(jí)去耦設(shè)計(jì)方法
一，什么是PCB中的板級(jí)去耦呢？
板級(jí)去耦其實(shí)就是電源平面和地平面之間形成的等效電容，這些等效電容起到了
發(fā)表于 03-14 06:08
?22次下載
工商網(wǎng)監(jiān)
評(píng)論