乘法器是眾多數(shù)字系統(tǒng)中的基本模塊。從原理上說(shuō)它屬于組合邏輯范疇:但從工程實(shí)際設(shè)計(jì)上來(lái)說(shuō),它往往會(huì)利用時(shí)序邏輯設(shè)計(jì)的方法來(lái)實(shí)現(xiàn),屬于時(shí)序邏輯的范疇。
通過(guò)這個(gè)實(shí)驗(yàn)使大家能夠掌握利用FPGA/CPLD設(shè)計(jì)乘法器的思想,并且能夠?qū)⑽覀冊(cè)O(shè)計(jì)的乘法器應(yīng)用到實(shí)際工程中。乘法器的設(shè)計(jì)方法有兩種:組合邏輯設(shè)計(jì)方法和時(shí)序邏輯設(shè)計(jì)方法。采用經(jīng)合邏輯設(shè)計(jì)方法,電路事先將所有的乘積項(xiàng)全部計(jì)算出來(lái),最后加法運(yùn)算。采用時(shí)序邏輯設(shè)計(jì)方法,電路將部分已經(jīng)得到的乘積結(jié)果右移,然后與乘積項(xiàng)相加并保存和值,反復(fù)迭代上述步驟直到計(jì)算出最終乘積。
在該實(shí)驗(yàn)中就是要利用時(shí)序邏輯設(shè)計(jì)方法來(lái)設(shè)計(jì)-一個(gè)16位乘法器,既然是利用時(shí)序邏輯設(shè)計(jì)方法那么就得利用時(shí)鐘信號(hào)控制乘法器運(yùn)算。用時(shí)序邏輯設(shè)計(jì)方法與用組合邏輯設(shè)計(jì)方法比較,它有什么好處呢?利用時(shí)序邏輯設(shè)計(jì)方法可以使整體設(shè)計(jì)具備流水線(xiàn)結(jié)構(gòu)的特征,能適用在各種實(shí)際工程設(shè)計(jì)中。
更多關(guān)于BJ-EPM240學(xué)習(xí)板之乘法器設(shè)計(jì)實(shí)驗(yàn)請(qǐng)看視頻。
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
相關(guān)推薦
如題,根據(jù)VCA822數(shù)據(jù)手冊(cè)中的四象限乘法器的原理圖,該電路的帶寬能達(dá)到多少?
發(fā)表于 09-11 06:12
電子發(fā)燒友網(wǎng)站提供《CDCS504-Q1時(shí)鐘緩沖器和時(shí)鐘乘法器數(shù)據(jù)表.pdf》資料免費(fèi)下載
發(fā)表于 08-23 10:35
?0次下載
電子發(fā)燒友網(wǎng)站提供《CDCVF25084時(shí)鐘乘法器數(shù)據(jù)表.pdf》資料免費(fèi)下載
發(fā)表于 08-22 11:33
?0次下載
電子發(fā)燒友網(wǎng)站提供《CDCF5801A具有延遲控制和相位對(duì)準(zhǔn)的時(shí)鐘乘法器數(shù)據(jù)表.pdf》資料免費(fèi)下載
發(fā)表于 08-22 10:56
?0次下載
電子發(fā)燒友網(wǎng)站提供《CDCF5801時(shí)鐘乘法器數(shù)據(jù)表.pdf》資料免費(fèi)下載
發(fā)表于 08-22 10:37
?0次下載
電子發(fā)燒友網(wǎng)站提供《CDCE906 PLL頻率合成器/乘法器/分頻器數(shù)據(jù)表.pdf》資料免費(fèi)下載
發(fā)表于 08-22 09:30
?0次下載
電子發(fā)燒友網(wǎng)站提供《CDCS503帶可選SSC的時(shí)鐘緩沖器/時(shí)鐘乘法器數(shù)據(jù)表.pdf》資料免費(fèi)下載
發(fā)表于 08-22 09:18
?0次下載
電子發(fā)燒友網(wǎng)站提供《SN5497、SN7497同步6位二進(jìn)制速率乘法器數(shù)據(jù)表.pdf》資料免費(fèi)下載
發(fā)表于 06-03 09:24
?2次下載
電子發(fā)燒友網(wǎng)站提供《CMOSBCD速率乘法器CD4527B TYPES 數(shù)據(jù)表.pdf》資料免費(fèi)下載
發(fā)表于 05-21 09:19
?0次下載
電子發(fā)燒友網(wǎng)站提供《CMOS二進(jìn)制速率乘法器CD4089B TYPES 數(shù)據(jù)表.pdf》資料免費(fèi)下載
發(fā)表于 05-21 09:17
?0次下載
乘法器AD734上電后發(fā)熱比較嚴(yán)重,輸入與地短接的情況下,輸出數(shù)據(jù)不穩(wěn)定,用數(shù)據(jù)卡采集可以看到明顯的漂移,[size=13.3333px]采用的是芯片手冊(cè)上的最基本的乘法電路,這種現(xiàn)象的原因是什么,是PCB設(shè)計(jì)的問(wèn)題嗎。
發(fā)表于 12-15 06:44
各位,請(qǐng)教乘法器的一些問(wèn)題:
1.二象限乘法器AD539中控制通道Vx只能輸入正信號(hào),但是否只能為直流電平(用做電壓控制放大器)?
2.如果控制通道Vx輸入交流信號(hào),理論上是否應(yīng)該做偏置,使之在
發(fā)表于 11-22 07:48
掌握用MCl496集成模擬乘法器來(lái)實(shí)現(xiàn)AM和DSB調(diào)制的方法,并研究已調(diào)波與調(diào)制信號(hào)、載波之間關(guān)系
發(fā)表于 11-08 15:38
?6628次閱讀
使用IAR IDE仿真RL78內(nèi)置硬件乘法器和除法器注意事項(xiàng)
發(fā)表于 10-30 17:04
?931次閱讀
Altera的FPGA內(nèi)置的乘法器為何是18位的?
發(fā)表于 10-18 07:01
評(píng)論