東芝、WD聯(lián)合開始引領(lǐng)3D NAND技術(shù) 韓國Samsung勢(shì)頭正在減弱？

一直以來，三星電子（Samsung，以下簡(jiǎn)稱“三星”）是全球最大的閃存供應(yīng)商。其幾乎每年都會(huì)發(fā)布半導(dǎo)體芯片技術(shù)發(fā)展的成果，以此來表明三星已經(jīng)主導(dǎo)了閃存技術(shù)的發(fā)展。

圖1：2014~2018年三星和東芝WD上市的3D NAND （注：以上時(shí)間非產(chǎn)品發(fā)布時(shí)間）

回顧三星過去，2014年，三星推出了一款3D NAND芯片，每個(gè)芯片有24層堆疊和128Gbit存儲(chǔ)容量，堆疊方式采用的是MLC方式。這可能是全球第一個(gè)正式的3D NAND芯片。

至2015年，三星將堆疊層數(shù)的數(shù)量增加到32層，并推出用于多級(jí)存儲(chǔ)的TLC方案，盡管每個(gè)硅片的存儲(chǔ)容量沒有變化，仍然是128Gbit。發(fā)布的3D NAND芯片，硅片面積顯著減少。該芯片被認(rèn)為是第一款全尺寸3D NAND閃存。

在2016年，三星發(fā)布了一款3D NAND芯片，將每個(gè)芯片的存儲(chǔ)容量翻倍至256Gbit。通過進(jìn)一步將堆疊層數(shù)量增加到48層來增加存儲(chǔ)器密度。此時(shí)，第二大閃存供應(yīng)商?hào)|芝存儲(chǔ)和西部數(shù)據(jù)聯(lián)合體（以下簡(jiǎn)稱“東芝WD聯(lián)盟”）尚未發(fā)布3D NAND芯片。3D NAND芯片的技術(shù)受到三星的支配。

東芝WD聯(lián)盟發(fā)布3D NAND芯片

直至2017年，該聯(lián)盟宣布了一項(xiàng)創(chuàng)新3D NAND技術(shù)，每個(gè)芯片具有512Gbit的存儲(chǔ)容量。奇怪的是，三星也在同一時(shí)期發(fā)布了一款3D NAND芯片，每個(gè)芯片的存儲(chǔ)容量為512Gbit。二者的存儲(chǔ)技術(shù)皆是64層堆疊，并且都采用TLC方式。原型芯片的硅片面積東芝WD聯(lián)盟為132平方毫米，三星為128.5平方毫米，尺寸幾乎相同。二者產(chǎn)品處于技術(shù)競(jìng)爭(zhēng)態(tài)勢(shì)。

去年（2018年），雙方在存儲(chǔ)產(chǎn)品技術(shù)發(fā)展方向上略有不同，三星將堆疊層數(shù)的數(shù)量保持在64層，并通過QLC堆疊方式將每個(gè)硅芯片的存儲(chǔ)容量增加到1Tbit，這是過去最大容量的3D NAND芯片。作為回應(yīng)，東芝WD聯(lián)盟開發(fā)出具有最高密度的3D NAND芯片，將堆疊層數(shù)量增加至96層。

三星的3D NAND勢(shì)頭正在減弱

然而，2019年有些不同。東芝WD聯(lián)盟展示了兩款高度創(chuàng)新的3D NAND芯片，但三星發(fā)布的芯片很難說技術(shù)發(fā)展與之過去產(chǎn)品先進(jìn)多少。據(jù)筆者看來，東芝WD聯(lián)盟的勢(shì)頭強(qiáng)勁，三星的勢(shì)頭正在減弱。

圖2：2019年三星和東芝WD發(fā)布的3D NAND （注：以上時(shí)間非產(chǎn)品發(fā)布時(shí)間）

在今年雙方推出的3D NAND芯片中，東芝WD聯(lián)盟已將多級(jí)存儲(chǔ)器技術(shù)改為QLC方式，同時(shí)保持與去年相同數(shù)量的堆疊層，每個(gè)硅片的存儲(chǔ)容量為1.33Tbit，這是有史以來3D NAND芯片最大的容量。此外，該聯(lián)盟還宣布推出了另外一款3D NAND芯片，該芯片通過增加堆疊層數(shù)量大大減少了硅面積。它實(shí)現(xiàn)了TLC記錄的最高存儲(chǔ)密度。

另一方面，三星宣布推出的3D NAND芯片，將堆疊層的數(shù)量增加至110層~120層。但是，存儲(chǔ)容量和存儲(chǔ)密度都不如上一代產(chǎn)品，這顯然要落后于東芝WD聯(lián)盟。

96層超大容量1.33Tbit存儲(chǔ)器

這是首次由東芝和西部數(shù)據(jù)聯(lián)合開發(fā)的最大容量3D NAND芯片。其每個(gè)硅片的存儲(chǔ)容量非常大，為1.33Tbit。硅芯片面積為158.4平方毫米，存儲(chǔ)密度為8.5Gbit/平方毫米，堆疊層數(shù)達(dá)到96層。

東芝WD聯(lián)盟去年發(fā)布的96層3D NAND芯片具有512Gbit的存儲(chǔ)容量和5.95Gbit/平方毫米的存儲(chǔ)密度。該芯片將存儲(chǔ)容量提高2.67倍，存儲(chǔ)密度提高1.43倍。個(gè)中原因在于，今年東芝WD聯(lián)盟發(fā)布的96層3D NAND芯片采用了QLC方式。

128層，實(shí)現(xiàn)TLC最高存儲(chǔ)密度

在另外一款由東芝WD聯(lián)盟推出的3D NAND芯片中，128層的堆疊層數(shù)達(dá)到了有史以來的最高水平。每個(gè)硅片的存儲(chǔ)容量為512Gbit。采用了TLC方式的多級(jí)存儲(chǔ)器技術(shù)。存儲(chǔ)密度為7.8Gbit/平方毫米，TLC方案實(shí)現(xiàn)了有史以來最高的存儲(chǔ)密度，而且硅片面積非常小，僅為66平方毫米。

圖3：東芝WD聯(lián)合開發(fā)的3D NAND閃存技術(shù)發(fā)展歷程。

除了高存儲(chǔ)密度意外，東芝WD聯(lián)盟開發(fā)的芯片還具有高寫入吞吐量的特征。其去年宣布的96層TLC方式的512Gbit芯片的寫入吞吐量為57MB/s。另一方面，在目前的512Gbit芯片中，寫入吞吐量達(dá)到132MB/s，較之前者翻了2倍有余。

三星“第六代”3D NAND原型芯

而三星今年2月對(duì)外宣布，“第六代（簡(jiǎn)稱‘V6’）”3D NAND閃存芯片已經(jīng)在開發(fā)中。存儲(chǔ)容量為512Gbit，采用TLC的堆疊方式，硅片面積為101.58平方毫米，存儲(chǔ)密度為5.04Gbit/平方毫米。

盡管堆疊層的數(shù)量高于100層，但硅芯片面積大于去年東芝WD發(fā)布的具有相同存儲(chǔ)容量的96層3D NAND芯片的面積。

圖4：三星3D NAND閃存技術(shù)迭代史。

結(jié)論：盡管2018年下半閃存企業(yè)過得并不經(jīng)如意。但我們有理由相信，不止三星、東芝/西部數(shù)據(jù)（WD），美光、SK海力士等閃存企業(yè)在技術(shù)上的競(jìng)爭(zhēng)將越向趨于激烈。通過上述對(duì)三星和東芝/西部數(shù)據(jù)(WD）3D NAND芯片的技術(shù)發(fā)展預(yù)判，東芝WD聯(lián)盟正在奮起追趕，同時(shí)也包括部分國內(nèi)閃存企業(yè)，如長(zhǎng)江存儲(chǔ)、紫光、福建晉華等正逐漸搶食三星原有的市場(chǎng)份額。那么，未來閃存市場(chǎng)究竟幾分天下？就讓我們拭目以待吧。