BIST的關(guān)鍵是模擬Weenies

內(nèi)置自測(cè)（BIST），曾經(jīng)保留用于復(fù)雜的數(shù)字芯片，現(xiàn)在可以在許多具有相對(duì)少量數(shù)字內(nèi)容的設(shè)備中找到。向更精細(xì)的線路工藝幾何形狀的轉(zhuǎn)變使得幾個(gè)ADI公司的數(shù)據(jù)轉(zhuǎn)換器能夠包含BIST功能。對(duì)于芯片制造商而言，BIST可以通過提供對(duì)器件的更大可視性來幫助簡(jiǎn)化器件表征過程，并通過允許對(duì)芯片的某些子集進(jìn)行自主測(cè)試來縮短制造測(cè)試時(shí)間。當(dāng)片上BIST功能集成到系統(tǒng)級(jí)設(shè)計(jì)中時(shí)，BIST的更大優(yōu)勢(shì)在系統(tǒng)級(jí)實(shí)現(xiàn)。隨著系統(tǒng)變得越來越復(fù)雜，將各個(gè)組件與BIST集成，可以實(shí)現(xiàn)分層測(cè)試策略，為增強(qiáng)系統(tǒng)可靠性提供強(qiáng)大的功能。

在系統(tǒng)級(jí)，BIST功能可用于設(shè)計(jì)階段表征數(shù)字處理器和數(shù)據(jù)轉(zhuǎn)換器之間的數(shù)字接口時(shí)序。如果沒有BIST，數(shù)字接口中的誤碼必須通過轉(zhuǎn)換器本底噪聲的變化來檢測(cè)。這種類型的錯(cuò)誤檢測(cè)比基于數(shù)字的BIST簽名檢查靈敏得多，后者可以檢測(cè)單個(gè)位錯(cuò)誤?？梢栽谏a(chǎn)測(cè)試平臺(tái)上或在現(xiàn)場(chǎng)的系統(tǒng)級(jí)自測(cè)中執(zhí)行相同的數(shù)字接口檢查。

圖1顯示了基本的BIST實(shí)現(xiàn)。將BIST合并到設(shè)備中需要添加三個(gè)功能塊：模式生成器，簽名（或響應(yīng)）分析器和測(cè)試控制器。模式發(fā)生器刺激被測(cè)電路（CUT）。簽名分析器收集CUT對(duì)測(cè)試模式的響應(yīng)并將其壓縮為單個(gè)值，稱為簽名。測(cè)試控制器協(xié)調(diào)測(cè)試電路的動(dòng)作，并提供簡(jiǎn)單的外部接口。

模式生成器和簽名分析器通常使用線性反饋移位寄存器（LFSR）實(shí)現(xiàn)。具有 n 觸發(fā)器的LFSR如圖2所示。這種類型的模式生成器可以生成寬度為 n 的偽隨機(jī)模式，其中2 n < / sup> -1重復(fù)之前的唯一組合（除了全零之外的每個(gè)可能的組合）。當(dāng)初始條件已知時(shí)，該模式是完全確定的。

簽名分析也使用LFSR。利用第二個(gè)類似構(gòu)造的LFSR可以將CUT對(duì)整個(gè)模式的響應(yīng)壓縮為單個(gè)值。該值在測(cè)試完成時(shí)存儲(chǔ)在寄存器中。然后可以將簽名與預(yù)期簽名進(jìn)行比較，以驗(yàn)證設(shè)備的正確操作。壓縮響應(yīng)的過程引入了使故障CUT產(chǎn)生正確簽名的可能性，但隨著模式長度的增加，未檢測(cè)到故障的概率變得非常小。

在系統(tǒng)級(jí)使用BIST

在板級(jí)，BIST功能可以幫助進(jìn)行多種類型的測(cè)試。例如，測(cè)試DAC和數(shù)字?jǐn)?shù)據(jù)源之間的接口可以通過調(diào)用BIST簽名分析電路并使用數(shù)字源來提供測(cè)試模式來完成。在這種情況下，DAC制造商將提供測(cè)試模式和預(yù)期簽名。該設(shè)備已經(jīng)過制造商的測(cè)試，因此錯(cuò)誤的簽名可歸因于錯(cuò)誤的數(shù)字接口?；蛘?，DAC制造商可以提供用于生成任意測(cè)試模式的預(yù)期簽名的算法。這為源可以提供的模式提供了更大的靈活性。 ADI公司為AD9736高速DAC提供BIST模型，測(cè)試模式和預(yù)期簽名。

簽名測(cè)試是通過/失敗類型的測(cè)試。錯(cuò)誤簽名的具體值無助于診斷故障。但是，激勵(lì)設(shè)備的方式可以提供有關(guān)故障類型的一些信息。例如，不同的測(cè)試模式可以將故障隔離到特定的輸入引腳。在表征數(shù)字接口時(shí)，可以使用這種類型的測(cè)試來確定是否存在負(fù)責(zé)減少整個(gè)總線的時(shí)序裕度的任何外圍連接。此信息可用于改進(jìn)后續(xù)版本中的電路板布局。

在某些情況下，可以使用BIST碼型發(fā)生器代替外部數(shù)字碼型發(fā)生器，從而簡(jiǎn)化了器件的評(píng)估和下游信號(hào)鏈的其余部分。 AD9789內(nèi)置一個(gè)片內(nèi)QAM映射器，插值濾波器和一個(gè)數(shù)字上變頻器，后跟一個(gè)14位DAC。 BIST模式生成器可以配置為將數(shù)據(jù)發(fā)送到QAM映射器。該設(shè)備將該數(shù)據(jù)作為調(diào)制信號(hào)發(fā)送。模擬性能可以在DAC的輸出端和發(fā)送路徑信號(hào)鏈的其余部分進(jìn)行測(cè)量，無需任何額外的數(shù)字激勵(lì)。這可以加快對(duì)設(shè)計(jì)模擬部分的評(píng)估，因?yàn)樗鼘⒛M評(píng)估與數(shù)字開發(fā)分離，并消除了生成數(shù)字測(cè)試模式所需的特殊電路。

期望包含BIST電路隨著這些設(shè)備轉(zhuǎn)向更小的工藝幾何形狀，數(shù)據(jù)轉(zhuǎn)換器和其他“模擬”設(shè)備變得越來越普遍和更強(qiáng)大。隨著系統(tǒng)變得越來越復(fù)雜，包含測(cè)試能力至關(guān)重要。隨著數(shù)字接口速度的提高，驗(yàn)證這些接口是否健壯變得更加重要和困難。尋找在各個(gè)器件上使用BIST功能的方法，以提高系統(tǒng)級(jí)可測(cè)試性和器件評(píng)估。